| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 本发明公开一种半导体器件的制造方法。在半导体层的表面上形成抗蚀剂图案，在该半导体层中在基板上依序形成有第一层和第二层。通过去除所述抗蚀剂图案的开口区域中的一部分或整个第二层来形成栅凹。去除抗蚀剂图案。在去除抗蚀剂图案后，去除附着在栅凹的底面和侧面的干蚀刻残留物。在去除干蚀刻残留物后，在所述底面、所述侧面以及所述半导体层上形成绝缘膜。在所述栅凹所形成的区域上经由所述绝缘膜形成栅极。在所述半导体层上形成源极和漏极。 | ||
| 申请公布号 | CN102543730A | 申请公布日期 | 2012.07.04 |
| 申请号 | CN201110348386.1 | 申请日期 | 2011.10.31 |
| 申请人 | 富士通株式会社 | 发明人 | 多木俊裕;金村雅仁 |
| 分类号 | H01L21/335(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L21/335(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 郝新慧;张浴月 |
| 主权项 | 一种半导体器件的制造方法，包括：在半导体层的表面上形成抗蚀剂图案，在所述半导体层中在基板上依序形成有第一层以及第二层；通过去除所述抗蚀剂图案的开口区域中的一部分或整个的所述第二层来形成栅凹；去除所述抗蚀剂图案；在去除所述抗蚀剂图案后，去除附着在所述栅凹的底面和侧面的干蚀刻残留物；在去除所述干蚀刻残留物后，于所述底面、所述侧面以及所述半导体层上形成绝缘膜；在所述栅凹所形成的区域上经由所述绝缘膜形成栅极；以及在所述半导体层上形成源极和漏极。 | ||
| 地址 | 日本国神奈川县川崎市 | ||