发明名称 |
基于SET/MOS混合结构的可重构阈值逻辑单元 |
摘要 |
本发明涉及集成电路技术领域,特别是一种由纳米器件组成的基于SET/MOS混合结构的可重构阈值逻辑单元。其由一个四输入的SET/MOS混合电路和第一、二反相器构成,所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接;其通过对输入端的偏置,该逻辑单元就能够实现或、或非、与、与非逻辑功能,而不需要改变电路的器件参数。该可重构阈值逻辑单元结构简单、功耗低、集成度高,同时具有较高的可重构特性,能够有效地实现同一单元的不同逻辑功能。这些特点使得该可重构阈值逻辑单元能够应用于FPGA、人工神经网络等低功耗、高集成度超大规模集成电路中。 |
申请公布号 |
CN102545882A |
申请公布日期 |
2012.07.04 |
申请号 |
CN201210001142.0 |
申请日期 |
2012.01.05 |
申请人 |
福州大学 |
发明人 |
魏榕山;陈锦锋;陈寿昌;何明华 |
分类号 |
H03K19/094(2006.01)I |
主分类号 |
H03K19/094(2006.01)I |
代理机构 |
福州元创专利商标代理有限公司 35100 |
代理人 |
蔡学俊 |
主权项 |
1.一种基于SET/MOS混合结构的可重构阈值逻辑单元,其特征在于:由一个四输入的SET/MOS混合电路和第一、二反相器构成,所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接;所述的SET/MOS混合电路的逻辑满足逻辑方程:<img file="2012100011420100001DEST_PATH_IMAGE002.GIF" wi="312" he="75" />其中<i>W</i><sub>i</sub>为输入<i>X</i><sub>i</sub>对应的权重,<i>n</i>为输入的个数, <i>θ</i>为阈值。 |
地址 |
350002 福建省福州市铜盘路软件大道89号软件园A区31号楼五层 |