半导体记忆装置及其操作方法

摘要

本发明揭示一种半导体记忆装置，其包括：一第一延迟锁定回路，其经组态用以将一系统时脉延迟一预定时间以由此产生将一资料输出时序与该系统时脉同步之一第一延迟锁定时脉；一第二延迟锁定回路，其经组态用以将该系统时脉之一反转信号延迟一预定时间以由此产生将该资料输出时序与该系统时脉同步之一第二延迟锁定时脉；以及一时脉选择组块，其经组态用以选择该等第一及第二延迟锁定时脉之一时脉以由此作为一用于资料输出之参考时脉来输出。