发明名称 |
用于形成逻辑器件的多个自对准栅极叠层的方法和结构 |
摘要 |
用于形成多个自对准栅极叠层的方法,该方法包括,在衬底的第一部分上形成第一组栅极叠层,在与该衬底的第一部分相邻的该衬底的第二部分上形成第二组栅极叠层,进行蚀刻以便在该衬底的该第一部分和该第二部分之间形成一个沟槽,以及利用绝缘材料填充该沟槽。 |
申请公布号 |
CN101452885B |
申请公布日期 |
2012.06.27 |
申请号 |
CN200810183017.X |
申请日期 |
2008.12.03 |
申请人 |
国际商业机器公司;先进微装置公司 |
发明人 |
B·B·多丽斯;M·库玛;W·A·劳施;R·范登纽温休伊曾 |
分类号 |
H01L21/8234(2006.01)I;H01L27/088(2006.01)I |
主分类号 |
H01L21/8234(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;陈宇萱 |
主权项 |
一种用于形成多个自对准栅极叠层的方法,该方法包括:在衬底的第一部分上形成第一组栅极叠层;在与该衬底的该第一部分相邻的该衬底的第二部分上形成第二组栅极叠层;进行蚀刻以便在该衬底的该第一部分和该第二部分之间形成沟槽;以及利用绝缘材料填充该沟槽,其中该第一组栅极叠层是通过以下处理形成的:在衬底上形成第一栅极电介质层;在该第一栅极电介质层上沉积第一电极层;在该第一电极层上沉积第一材料牺牲层;在该第一材料牺牲层上沉积第一硬掩模层;在该第一硬掩模层上显影形成用以部分地限定第一栅极叠层区的块级光刻特征;以及通过蚀刻去除该第一硬掩模层、该第一牺牲层和该第一电极层的一部分,并且其中该第二组栅极叠层是通过以下处理形成的:在该第一栅极电介质层和该第一硬掩模层上沉积第二电极层;在该第二电极层上沉积第二牺牲层;在该第二牺牲层上沉积第二硬掩模层;在该第二硬掩模层上显影形成用以部分地限定第二栅极叠层区的块级光刻特征,;以及通过蚀刻去除该第二硬掩模层、该第二牺牲层和该第二电极层的一部分。 |
地址 |
美国纽约阿芒克 |