发明名称 一种CMOS超宽带二分频器结构
摘要 本发明属于时钟分频技术领域,具体为一种基于标准CMOS工艺的,适用于超宽带的二分频器结构。这种二分频器由两个主从结构差分模拟D锁存器构成。其中,每个D锁存器分别由一对差分NMOS管作为放大部分、一对交叉耦合的正反馈NMOS管作为锁存部分、一对PMOS管作为负载,一对时钟控制NMOS管分别作为放大部分和锁存部分的动态偏置。PMOS管偏置电压大小随频率而变化,一个频率到电压的转换电路给PMOS管负载提供偏置。本发明可有效增加分频器的工作频率范围,其上下限频率比可达250左右。本发明电路同时具备低功耗、低噪声、高速等特点。
申请公布号 CN101924553B 申请公布日期 2012.06.13
申请号 CN201010281878.9 申请日期 2010.09.15
申请人 复旦大学 发明人 梅年松;洪志良
分类号 H03K25/00(2006.01)I;H03L7/18(2006.01)I 主分类号 H03K25/00(2006.01)I
代理机构 上海正旦专利代理有限公司 31200 代理人 陆飞;盛志范
主权项 1.一种CMOS超宽带二分频器结构,其特征在于,该结构包括两个主从结构差分模拟D锁存器,两个D锁存器接成负反馈形式;其输入为差分信号:<img file="2010102818789100001DEST_PATH_IMAGE002.GIF" wi="28" he="18" />和<img file="2010102818789100001DEST_PATH_IMAGE004.GIF" wi="29" he="20" />,为正弦波信号,或者为方波信号;其中,所述D锁存器由8 个MOS管M1—M8组成;其中,第七MOS管 M7、第八MOS管M8构成放大管,工作在时钟的跟随相,即信号CK的正半周期,其栅极接输入信号;第五MOS管M5、第六MOS管M6构成锁存管,工作在时钟的锁存相,即信号CK的负半周期;第一MOS管M1、第二MOS管M2构成一对随频率变化的动态负载,与放大管一起构成一种共源差分放大电路,提供一定增益;第三MOS管M3构成逻辑部分的动态偏置,工作在时钟的跟随相;第四MOS管M4构成锁存部分的动态偏置,工作在时钟的锁存相;所述的CMOS超宽带二分频器结构还包括一个频率到电压的转换电路;工作时,频率到电压的转换电路根据输入信号的频率输出电压给第一MOS管M1、第二MOS管M2提供偏置,输出电压的大小随频率变化;所述频率到电压的转换电路由电阻R1、电容C1,二极管D1、电阻R2和电容C2,电容C3、电阻R3组成;其中,电阻R1与电容C1构成低通滤波器;二极管D1、电阻R2和电容C2完成交流-直流转换功能;电容C3为隔直流电容,电阻R3为隔交流信号电阻,提供直流电压。
地址 200433 上海市杨浦区邯郸路220号