发明名称 时钟控制装置及包含时钟控制装置的片上系统
摘要 一种时钟控制装置,包括分频单元和选通单元,分频单元用于接收多个时钟域信号,对片上系统的多个时钟域信号进行分频,得到片上系统的功能模块所需的信号;选通单元用于对分频单元输出的信号进行选通,选通单元形成旁路电路,旁路电路用于当测试使能信号端口为低电平或高电平时,旁路电路通过选通单元输出功能模块所需的时钟频率;当测试使能信号端口为高电平或低电平时,旁路电路输出预设信号。上述方案通过利用外部输入的晶振时钟产生中高频时钟,并对中高频时钟进行分频与控制,向片上系统多个功能模块提供多种频率的时钟信号;针对片上系统测试时时钟信号需全局可控的要求来进行旁路电路设计,以确保片上系统正常工作和测试时时钟信号的全局可控性。
申请公布号 CN102497206A 申请公布日期 2012.06.13
申请号 CN201110388136.0 申请日期 2011.11.29
申请人 中国科学院微电子研究所 发明人 冯燕;陈岚
分类号 H03L7/18(2006.01)I;H03L7/08(2006.01)I 主分类号 H03L7/18(2006.01)I
代理机构 北京市立方律师事务所 11330 代理人 郑瑜生
主权项 一种时钟控制装置,其特征在于,包括分频单元和选通单元,所述分频单元,用于接收多个时钟域信号,对片上系统的所述多个时钟域信号进行分频,得到片上系统的功能模块所需的信号;所述选通单元,用于对所述分频单元输出的信号进行选通,所述选通单元形成旁路电路,所述旁路电路用于当测试使能信号端口为低电平或高电平时,所述旁路电路通过所述选通单元输出所述功能模块所需的时钟频率;当测试使能信号端口为高电平或低电平时,所述旁路电路输出预设信号。
地址 100029 北京市朝阳区北土城西路3号