失调自修正的高速数据比较锁存器

摘要

本发明公开了失调自修正的高速数据比较锁存器，包括输入对管P、输入对管N、比较锁存模块、输入控制模块、输出控制模块和失调逻辑控制模块，输入控制模块产生两个信号分别控制输入对管P和输入对管N，然后输入对管P和输入对管N分别输出连接至比较锁存模块，比较锁存模块的锁存输出同时连接至输出控制模块和失调逻辑控制模块，输出控制模块输出至采样器，失调逻辑控制模块根据复位信号RESET和比较锁存模块输的锁存输出信号产生两个分别调节输入对管P与输入对管N的对管个数的调节信号，通过调节两个输入对管的对管个数实现失调自修正；本发明通过反馈机制自动修调差分输入对管的个数，以达到修调差分对管工作点和阈值电压，消除工艺偏差，使接收器中高速数据比较锁存器差分输入对管精确匹配。

主权项

失调自修正的高速数据比较锁存器，其特征在于：包括输入对管P、输入对管N、比较锁存模块、输入控制模块、输出控制模块和失调逻辑控制模块，输入控制模块产生所述输入对管P的输入信号INN_P和所述输入对管N的输入信号INN_N，其中INN_P控制输入对管P，INN_N控制输入对管N，输入对管P和输入对管N的输出分别连接至比较锁存模块，所述比较锁存模块在输入时钟的控制下，对输入对管P和输入对管N输出的信号进行比较，得到相应的锁存输出，所述锁存输出同时连接至输出控制模块和失调逻辑控制模块，输出控制模块输出至采样器，失调逻辑控制模块根据复位信号RESET和所述锁存输出产生两个信号，即调节输入对管P的对管个数的调节信号和调节输入对管N的对管个数的调节信号，通过调节输入对管P和输入对管N的对管个数实现所述失调自修正。