| 摘要 |
<p>본 발명은 반도체 메모리 장치의 블럭 디코더에 관한 것으로, 제1 어드레스 믹싱 신호와 제2 어드레스 믹싱 신호에 응답하여 제1 어드레스 활성화 신호를 생성하는 제1 어드레스 활성화 신호 생성부와, 제1 어드레스 믹싱 신호와 제2 어드레스 믹싱 신호에 응답하여 제2 어드레스 활성화 신호를 생성하는 제2 어드레스 활성화 신호 생성부와, 상기 제1 어드레스 활성화 신호와 상기 제2 어드레스 활성화 신호에 응답하여 제어 신호를 생성하는 제어 신호 발생부, 및 상기 제어 신호에 응답하여 블럭 선택 신호를 생성하는 블럭 선택 신호 발생 회로를 포함하는 반도체 메모리 장치의 블럭 디코더를 제공한다.</p> |
