| 摘要 |
Zeitverzögerungsschaltung, umfassend: eine erste Verzögerungsleitung (A) umfassend eine erste Verzögerungsschaltung (10a–10d; 15a–15g) und zumindest eine der ersten Verzögerungsschaltung (10a–10d; 15a–15g) nachgeschaltete zweite Verzögerungsschaltung (10b–10e; 15b–15h), eine zweite Verzögerungsleitung (B) umfassend eine dritte Verzögerungsschaltung (10a–10d; 16a–16g) und zumindest eine der dritten Verzögerungsschaltung (10a–10d; 16a–16g) nachgeschaltete vierte Verzögerungsschaltung (10b–10e; 16b–16h), zumindest eine erste Interpolationsschaltung (20a, 20c, 20e, 20g; 24a–24m), welche zwischen einen Ausgang der ersten Verzögerungsschaltung (10a–10d; 15a–15g) und einen Ausgang der vierten Verzögerungsschaltung (10b–10e; 16b–16h) gekoppelt ist, und ausgestaltet ist, zumindest ein erstes Zwischensignal bereitzustellen, welches von verzögerten Signalen in der ersten Verzögerungsleitung (A) und der zweiten Verzögerungsleitung (B) abgeleitet ist, und eine zweite Interpolationsschaltung (20b, 20d, 20f, 20h; 23b–23n), welche zwischen einen Ausgang der zweiten Verzögerungsschaltung (10b–10e; 15b-15h) und einen Ausgang der dritten Verzögerungsschaltung (10a–10d; 16a–16g) gekoppelt ist und ausgestaltet ist, zumindest ein zweites Zwischensignal bereitzustellen, welches von verzögerten Signalen in der ersten (A) und zweiten (B)...
|
