高速并行级联码编码译码器

摘要

本发明公开了一种高速并行级联码编码译码器，它被广泛应用于卫星通信、深空通信等系统，包括编码器和译码器，所述编码器包括分路变换器、第一至第四RS编码器、第一至第四插帧器、第一至第四交织器组和第一至第四卷积码编码器；所述译码器包括相位变换器、第一至第四卷积码译码器、第一至第四搜帧器、第一至第四解交织器和第一至第四RS译码器。本发明中编码器采用高速并行技术对高速串行数据直接进行级联码编码，并将编码后数据以并行的方式传输给调制设备；译码器对解调器输出的具有相位模糊度的并行数据直接进行级联码译码，并可以纠正由于AD采样时刻的随机性带来的并行数据次序随机性，及并行数据的随机不对齐性等问题。

主权项

高速并行级联码编码译码器，包括编码器和译码器，其特征在于：所述编码器包括分路变换器(1)、第一至第四RS编码器(2‑1至2‑4)、第一至第四插帧器(3‑1至3‑4)、第一至第四交织器组(4‑1至4‑4)和第一至第四卷积码编码器(5‑1至5‑4)；所述译码器包括相位变换器(6)、第一至第四卷积码译码器(7‑1至7‑4)、第一至第四搜帧器(8‑1至8‑4)、第一至第四解交织器(9‑1至9‑4)和第一至第四RS译码器(10‑1至10‑4)；所述分路变换器(1)的输入端口1与待编码串行数据输入端口A1相连，分路变换器(1)的输入端口2与源同步时钟输入端口B1相连，分路变换器(1)的输出端口3、4、5、6分别与第一至第四RS编码器(2‑1至2‑4)的输入端口1相连；第一至第四RS编码器(2‑1至2‑4)的各输出端口2分别与第一至第四插帧器(3‑1至3‑4)的输入端口1相连；第一至第四插帧器(3‑1至3‑4)的输出端口2分别与第一至第四交织器组(4‑1至4‑4)的输入端口1相连；第一至第四交织器组(4‑1至4‑4)的输出端口2分别与第一至第四卷积码编码器(5‑1至5‑4)输入端口1相连；第一至第四卷积码编码器(5‑1至5‑4)的输出端口2、3分别输出已完成的编码数据；分路变换器将输入的串行数据进行串并变换处理后得到四路并行数据并分别输出至第一至第四RS编码器，第一至第四RS编码器分别将输入的数据进行RS编码后输出至第一至第四插帧器，第一至第四插帧器将RS编码器产生的最后一位校验位用固定帧头替换并将数据输出给第一至第四交织器，第一至第四交织器将输入数据进行交织处理后出给第一至第四卷积码编码器，第一至第四卷积码编码器对输入数据进行卷积码编码后，分别输出已完成的编码数据；所述相位变换器(6)的输入端口1、2、3、4、5、6、7、8分别与解调设备输出的8路待译码并行数据相连，相位变换器(6)输出端口9、10、11、12、13、14、15、16分别与第一至第四卷积码译码器(7‑1至7‑4)的输入端口1、2相连， 相位变换器(6)输入端口17、19、21、23分别与第一至第四卷积码译码器(7‑1至7‑4)的输出端口4相连，相位变换器(6)的输入端口18、20、22、24分别与第一至第四搜帧器(8‑1至8‑4)的输出端口3相连；第一至第四卷积码译码器(7‑1至7‑4)的输出端口3分别与第一至第四搜帧器(8‑1至8‑4)的输入端口1相连；第一至第四搜帧器(8‑1至8‑4)的输出端口2分别与第一至第四解交织器(9‑1至9‑4)的输入端口1相连，第一至第四搜帧器(8‑1至8‑4)的输出端口4分别与第一至第四解交织器(9‑1至9‑4)对应的输入端口3相连；第一至第四解交织器(9‑1至9‑4)的输出端口2分别与第一至第四RS译码器(10‑1至10‑4)的输入端口1相连，第一至第四解交织器(9‑1至9‑4)的输出端口4分别与第一至第四RS译码器(10‑1至10‑4)的输入端口3相连，第一至第四RS译码器(10‑1至10‑4)的输出端口2输出数据即为高速并行级联码译码器最终输出数据，并将传输给相应的后续数据接收设备；相位变换器依据第一至第四卷积码译码器及第一至第四搜帧器提供的反馈控制信号，将解调设备输出的8路待译码并行数据进行自适应处理后，输出给第一至第四卷积码译码器，第一至第四卷积码译码器对输入数据进行卷积码译码后，将其输出给第一至第四搜帧器，第一至第四搜帧器对输入数据进行搜帧，当帧同步后将数据输出给第一至第四解交织器，第一至第四解交织器对输入数据进行解交织处理后，将数据输出给第一至第四RS译码器，第一至第四RS译码器对输入数据进行RS译码后的输出数据即为高速并行级联码译码器最终输出数据，并将传输给相应的后续数据接收设备。