发明名称 |
LDMOS器件及其制造方法 |
摘要 |
本发明公开了一种LDMOS器件及其制造方法,该器件包括:基底,包括外延层和位于外延层表面内的阱区;位于阱区内的源区,位于外延层内的漏区;位于外延层表面内,与外延层掺杂状态不同的第一区和第二区,所述第一区和第二区设置于所述源区与漏区之间的漂移区内,且所一区和第二区的掺杂状态不同;位于所述第一区和第二区上方的场氧化层;位于所述阱区和所述场氧化层上的栅区。本发明通过将现有技术中只有一种掺杂状态的漂移区,改变为可以有不同掺杂状态的第一区和第二区,第一区和第二区的掺杂状态及其长度等均可以根据击穿电压和导通电阻的要求进行调整,以保证高击穿电压的基础上,进一步降低导通电阻,进而降低器件功耗。 |
申请公布号 |
CN102468335A |
申请公布日期 |
2012.05.23 |
申请号 |
CN201010552466.4 |
申请日期 |
2010.11.19 |
申请人 |
无锡华润上华半导体有限公司;无锡华润上华科技有限公司 |
发明人 |
王乐 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
常亮;李辰 |
主权项 |
一种LDMOS器件,其特征在于,包括:基底,所述基底包括外延层和位于所述外延层表面内的阱区;位于所述阱区内的源区,位于所述外延层内的漏区;位于所述外延层表面内,与所述外延层掺杂状态不同的第一区和第二区,所述第一区和第二区设置于所述源区与漏区之间的漂移区内,且所述第一区和第二区的掺杂状态不同;位于所述第一区和第二区上方的场氧化层;位于所述阱区和所述场氧化层上的栅区。 |
地址 |
214028 江苏省无锡市国家高新技术产业开发区汉江路5号 |