发明名称 半导体装置制造方法以及半导体装置
摘要 设置第二掩模以覆盖第二栅极图案,并把第一栅极图案加热至含第一金属的原料气体热分解的温度。在第一金属层不淀积的条件下,使构成所述第一栅极图案的多晶硅与用于形成硅化物的所述第一金属反应,并且允许所述第一栅极图案为由所述第一金属的硅化物构成的第一栅极。在除去所述第二掩模之后,设置第一掩模以覆盖所述第一栅极,并把所述第二栅极图案加热至所述原料气体热分解的温度。在所述第一金属层不淀积的条件下,使构成所述第二栅极图案的多晶硅与用于形成硅化物的第一金属反应,并且允许所述第二栅极图案为由所述第一金属的硅化物构成的第二栅极。然后,除去所述第一掩模。在所述制造方法中,形成硅化物层而不用添加退火步骤。
申请公布号 CN101523593B 申请公布日期 2012.05.23
申请号 CN200780036364.3 申请日期 2007.09.27
申请人 瑞萨电子株式会社 发明人 中川隆史;辰巳徹;间部谦三;高桥健介;忍田真希子
分类号 H01L21/8238(2006.01)I;C23C14/06(2006.01)I;C23C16/40(2006.01)I;H01L21/28(2006.01)I;H01L21/285(2006.01)I;H01L27/092(2006.01)I;H01L29/423(2006.01)I;H01L29/49(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 陈海涛;樊卫民
主权项 含平面型N型MOSFET和P型MOSFET的半导体装置的制造方法,所述方法包括:准备硅衬底的工序:在所述衬底上N型区域和P型区域借助于元件隔离区域而绝缘并隔离;第一形成工序:在所述P型区域上形成栅绝缘膜和由突起状的多晶硅构成的第一栅极图案,以及在所述N型区域上形成栅绝缘膜和由突起状的多晶硅构成的第二栅极图案;第二形成工序:分别在P型区域中所述第一栅极图案的两侧上和N型区域中所述第二栅极图案的两侧上形成源极/漏极区;在所述整个表面上淀积层间绝缘膜的工序;除去所述层间绝缘膜以露出所述第一栅极图案和第二栅极图案的工序;提供第二掩模以覆盖在所述N型区域上提供的所述栅绝缘膜上的区域的工序;第一硅化工序:供应含第一金属的原料气体,所述第一金属能够用于与构成所述第一栅极图案的多晶硅形成硅化物;加热所述第一栅极图案至所述原料气体热分解的温度;在第一金属层不在所述第一栅极图案上淀积的条件下,使得第一金属和构成所述第一栅极图案的多晶硅彼此反应;由此把所述第一栅极图案转变成由所述第一金属的硅化物A构成的第一栅极;除去淀积在除了所述第二掩模和所述第一栅极以外的部分上的所述第一金属层的工序;提供第一掩模以覆盖在所述P型区域上提供的所述栅绝缘膜上的区域的工序;第二硅化工序:供应含第一金属的原料气体,所述第一金属能够用于与构成所述第二栅极图案的多晶硅形成硅化物;加热所述第二栅极图案至所述原料气体热分解的温度;在第一金属层不在所述第二栅极图案上淀积的条件下,使得所述第一金属和构成所述第二栅极图案的多晶硅彼此反应;由此把所述第二栅极图案转变成由所述第一金属的硅化物B构成的第二栅极;以及除去淀积在除了所述第一掩模和所述第二栅极以外的部分上的所述第一金属层的工序。
地址 日本神奈川