发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件及其制造方法。在半导体衬底(1)的上方,形成了铁电电容器之后,形成布线(24a)。形成将布线(24a)覆盖的阻挡膜(25)。形成氧化硅膜(26),该氧化硅膜(26)填埋相邻布线(24a)之间的间隙。通过CMP法研磨氧化硅膜(26),直到阻挡膜(25)的表面露出为止。在阻挡膜(25)及氧化硅膜(26)上形成阻挡膜(27)。形成作为阻挡膜(25、27)的氧化铝膜。 |
申请公布号 |
CN101351880B |
申请公布日期 |
2012.05.16 |
申请号 |
CN200580052447.2 |
申请日期 |
2005.12.28 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
菅原弘纪;永井孝一 |
分类号 |
H01L21/8246(2006.01)I;H01L21/768(2006.01)I;H01L23/522(2006.01)I;H01L27/105(2006.01)I |
主分类号 |
H01L21/8246(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
张龙哺 |
主权项 |
一种半导体器件,其特征在于,具有:铁电电容器,其形成在半导体衬底的上方,并且具有下部电极、铁电膜以及上部电极;多个第一布线,形成在所述铁电电容器的上方,并且所述第一布线的一部分与所述上部电极和下部电极中的至少一个连接;第一阻挡膜,直接覆盖所述第一布线,用于防止氢或者水分的扩散;氧化硅膜,填埋在多个所述第一布线之间;第二阻挡膜,形成在所述第一阻挡膜和所述氧化硅膜上,且该第二阻挡膜表面平坦;层间绝缘膜,形成在所述第二阻挡膜上;第二布线,形成在所述层间绝缘膜上,并且所述第二布线的一部分与所述第一布线连接。 |
地址 |
日本神奈川县横浜市 |