发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明的一个目的是提供半导体器件及其制造方法,其中可防止在半导体衬底上具有非贯穿V形槽的凹进部的半导体芯片的半导体性能归因于由焊接工序中的受热历程造成的凹进部的隅角部处的应力集中而降级。本发明的半导体器件包括:n型晶片1的正面上的呈平面晶格图案的p型扩散层31;背面侧上的呈平面晶格图案的V形槽21b,该平面晶格图案的间距与扩散层31的平面晶格图案的间距相同,该V形槽21b包括与背面平行并露出p型扩散层31的底面,以及从底面竖立的锥形侧面9d;由V形槽的锥形侧面9d包围的背面上的p型半导体层;以及形成在侧面9d上、并电连接正面上的p型扩散层31和背面上的p型半导体层的p型隔离层4b;其中V形槽21b具有V形槽的侧面隅角部与V形槽底面之间的交叉处附近的倒棱配置。 |
申请公布号 |
CN102456729A |
申请公布日期 |
2012.05.16 |
申请号 |
CN201110340430.4 |
申请日期 |
2011.10.20 |
申请人 |
富士电机株式会社 |
发明人 |
中泽治雄;原田孝仁;繁田文雄;福田恭平 |
分类号 |
H01L29/739(2006.01)I;H01L29/06(2006.01)I;H01L21/331(2006.01)I |
主分类号 |
H01L29/739(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
李玲 |
主权项 |
一种半导体器件,包括:第一导电类型的半导体衬底,其具有第一主面和第二主面;第二导电类型的扩散层,其呈平面晶格图案地形成在所述第一主面上;V形槽,其呈平面晶格图案地形成在所述第二主面的一侧上,所述平面晶格图案的间距与所述扩散层的平面晶格图案的间距相同,且所述V形槽包括与所述第二主面平行且露出所述扩散层的底面以及从所述底面竖立的锥形侧面;第二导电类型的半导体层,其形成在所述第二主面上且被锥形侧面包围;以及第二导电类型的隔离层,其形成在所述V形槽的侧面上,所述隔离层电连接所述第一主面侧上的第二导电类型的所述扩散层与所述第二主面上的第二导电类型的所述半导体层;其中所述V形槽在所述V形槽侧面的隅角部与所述V形槽底面之间的交叉处附近具有倒棱配置。 |
地址 |
日本神奈川县 |