数字PLL电路、半导体集成电路、显示装置

摘要

本发明提供一种数字PLL电路、半导体集成电路、显示装置。相位比较电路(111)对基准时钟(CKR1)和振荡时钟(CKV1)各自的过渡次数进行计数，并将基准时钟的过渡次数达到基准计数值(RR1)为止的期间设定为相位比较期间，并且将目标计数值(C103)与相位比较期间内的振荡时钟的过渡次数(振荡计数值(C102))之差作为相位误差值(PP1)来检测，其中，目标计数值(C103)是根据期望的振荡频率相对基准时钟(CKR1)的频率的倍率值(DD1)、和基准计数值(RR1)而得到的值。平滑化电路(12)对相位误差值(PP1)进行平滑化。数字控制振荡电路(13)根据由平滑化电路进行平滑化之后的相位误差值，控制振荡时钟(CKV1)的频率。

主权项

一种数字PLL电路，是生成具有期望的振荡频率的振荡时钟的电路，该数字PLL电路的特征在于，具备：相位比较电路，其对基准时钟和所述振荡时钟各自的过渡次数进行计数，并将所述基准时钟的过渡次数达到预先设定的基准计数值为止的期间设定为相位比较期间，并且将目标计数值、与所述相位比较期间内的所述振荡时钟的过渡次数之差作为相位误差值来检测，其中，所述目标计数值是根据所述期望的振荡频率相对所述基准时钟的频率的倍率值、和所述基准计数值而得到的值；平滑化电路，其对由所述相位比较电路检测出的相位误差值进行平滑化；和数字控制振荡电路，其根据由所述平滑化电路进行平滑化之后的相位误差值，控制所述振荡时钟的频率。