Prozessorarchitektur mit erhöhter Effizienz

摘要

Ein Prozessor umfasst: einen ersten und mindestens einen zweiten Datenverarbeitungskanal mit einer Aktivierungslogik zum selektiven Aktivieren des zweiten Kanals; eine Logik zum Erzeugen einer ersten und einer zweiten Speicheradresse mit einem variablen Offset dazwischen auf der Grundlage eines gleichen einzelnen oder gleicher mehrerer Adressenoperanden des gleichen Speicherzugriffsbefehls; und eine Schaltung zum Übertragen von Daten zwischen der ersten Adresse und einem Register des ersten Datenverarbeitungskanals und zwischen der zweiten Adresse und einem entsprechenden Register des zweiten Kanals auf der Grundlage eines gleichen einzelnen oder gleicher mehrerer Registerspezifizieroperanden des Zugriffsbefehls. Der erste Datenverarbeitungskanal führt eine Operation unter Anwendung eines oder mehrerer Register des ersten Datenverarbeitungskanals aus, und wenn der zweite Kanal aktiviert ist, führt dieser die gleiche Operation aus unter Anwendung eines oder mehrerer entsprechender Register seiner eigenen Register auf der Grundlage des einen gleichen oder den mehreren gleichen Operanden des Datenverarbeitungsbefehls.