| 摘要 |
Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Halbleiterbauelements und eines Verfahrens zur Herstellung desselben, bei dem verhindert wird, dass ein Halbleiterchip, der einen vertieften Teil einer nicht durchgehenden V-Nut auf einem Halbleitersubstrat eine Verschlechterung der Halbleiterleistung aufgrund einer Belastungskonzentration an dem Eckteil des vertieften Teils erfährt, die durch den Wärmeverlauf in einem Lötvorgang erzeugt wird. Ein Halbleiterbauelement gemäß der Erfindung umfasst: eine p-Typ-Diffusionsschicht 31 in einem ebenen Gittermuster auf einer Vorderseite eines n-Typ-Wafers 1; eine V-Nut 21b auf der Rückflächenseite in einem ebenen Gittermuster mit derselben Steigung wie derjenigen des ebenen Gittermusters der Diffusiansschicht 31, wobei die V-Nut 21b eine Bodenfläche, die parallel zur Rückseite ist und die p-Typ-Diffusionsschicht 31 freilegt, und eine konisch zulaufende Seitenfläche 9d einschließt, die sich von der Bodenfläche erhebt; eine p-Typ-Halbleiterschicht auf der Rückseite, die von der konisch zulaufenden Seitenfläche 9d der V-Nut umgeben ist; und eine p-Typ-Isolationsschicht 4b, die auf der Seitenfläche 9d ausgebildet ist und die p-Typ-Diffusionsschicht 31 auf der Vorderseite und die p-Typ-Halbleiterschicht auf der Rückseite elektrisch verbindet; wobei die V-Nut 21b eine abgeschrägte Konfiguration rund um die Überschneidung zwischen einem Eckteil der Seitenfläche und der Bodenfläche der V-Nut aufweist.
|
