发明名称 |
处理器 |
摘要 |
本发明的目的在于提供一种处理器,能够一并实现针对一个命令流的性能保证和针对其它命令流的高响应性。一种具有L个(L为2以上的整数)运算器的处理器,具有:命令缓冲器,被分别输入M个(M为2以上的整数)命令流,包含M×Z个命令存储区域,以用来存储构成各命令流的Z个(Z为2以上的整数,且满足M×Z为L以上)命令;顺序信息保存单元,保存顺序信息,该顺序信息是对所述命令缓冲器内的所述M×Z个命令存储区域赋予了顺序的信息;提取单元,用于提取在所述命令缓冲器的所述M×Z个命令存储区域中存储的命令;以及控制单元,使所述提取单元按照基于所述顺序信息的顺序,从在所述M×Z个命令存储区域中存储的成为可执行状态的所有命令中提取L个命令,并将提取出的每个命令输入到不同运算器中。 |
申请公布号 |
CN102428441A |
申请公布日期 |
2012.04.25 |
申请号 |
CN201080021569.6 |
申请日期 |
2010.05.18 |
申请人 |
松下电器产业株式会社 |
发明人 |
森下广之 |
分类号 |
G06F9/38(2006.01)I;G06F9/46(2006.01)I;G06F9/50(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
徐殿军 |
主权项 |
一种具有L个运算器的处理器,其特征在于,具有:命令缓冲器,M个命令流分别被区分地输入该命令缓冲器,该命令缓冲器包含M×Z个命令存储区域,以用来存储构成各命令流的Z个命令;顺序信息保存单元,保存顺序信息,该顺序信息是对所述命令缓冲器内的所述M×Z个命令存储区域赋予了顺序的信息;提取单元,用于提取在所述命令缓冲器的所述M×Z个命令存储区域中存储的命令;以及控制单元,使所述提取单元按照基于所述顺序信息的顺序,从在所述M×Z个命令存储区域中存储的成为可执行状态的所有命令中提取L个命令,并将提取出的每个命令输入到不同运算器中,其中,L为2以上的整数,M为2以上的整数,Z为2以上的整数,且满足M×Z为L以上。 |
地址 |
日本大阪府 |