发明名称 |
半导体装置及其制造方法 |
摘要 |
提供一种半导体装置。根据一个实施方式,在半导体装置中,在N+基板设有第1槽。在第1槽,以覆盖第1槽的方式设有N层、N-层、P层及N+层。半导体装置具有第2及第3槽。在第2槽,以覆盖第2槽的方式设有P+层。在第3槽,以覆盖第3槽的方式设有沟槽栅。 |
申请公布号 |
CN102412295A |
申请公布日期 |
2012.04.11 |
申请号 |
CN201110066922.9 |
申请日期 |
2011.03.18 |
申请人 |
株式会社东芝 |
发明人 |
北川光彦 |
分类号 |
H01L29/78(2006.01)I;H01L29/739(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I;H01L21/331(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
胡建新 |
主权项 |
一种半导体装置,其特征在于,具备:第1槽,设于第1导电型的半导体基板;以覆盖上述第1槽的方式层叠形成的杂质浓度比上述半导体基板低的第1导电型的第1半导体层、第2导电型的第2半导体层、以及杂质浓度比上述第1半导体层高的第1导电型的第3半导体层;第2槽,设于上述第3半导体层,并设置为,相对于上述半导体基板的面,在垂直方向上,至少一部分贯通上述第3半导体层而使上述第2半导体层露出,相对于上述半导体基板的面,在水平方向上,至少一部分贯通上述第3半导体层而使上述第2半导体层露出;第2导电型的第4半导体层,以覆盖上述第2槽的方式形成,且杂质浓度比上述第2半导体层高;第3槽,与上述第4半导体层之间及侧面隔开地配置形成,且设置为:相对于上述半导体基板的面,在垂直方向上,贯通上述第3半导体层而使上述第2半导体层露出,或者贯通上述第3半导体层及第2半导体层而使上述第1半导体层露出;相对于上述半导体基板的面,在水平方向上,贯通上述第2半导体层而一端使上述第1半导体层露出,或者贯通上述第2半导体层及第1半导体层而一端使上述半导体基板露出、另一端使上述第3半导体层露出;以及沟槽栅,以覆盖上述第3槽的方式形成,含有层叠形成的栅绝缘膜及栅电极膜。 |
地址 |
日本东京都 |