发明名称 | IC测试方法及设备 | ||
摘要 | 移位寄存器电路用于存储用于测试集成电路核心的指令数据。移位寄存器电路包括多个级,每个级包括:串行输入(si)和串行输出(so),以及包括移位寄存器电路的一个并行输出端的并行输出(wir_output)。第一移位寄存器存储元件(32)用于存储从串行输入(si)接收到的信号,并把信号以扫锚链操作模式传输给串行输出(so)。第二并行寄存器存储元件(38)用于存储来自第一移位寄存器存储单元(32)的信号,并把信号以更新操作模式传输给并行输出(wir_output)。该级还包括反馈路径(40),以测试操作模式向第一移位寄存器存储单元(32)提供并行输出(wir_output)的反转版本。该配置保证每个移位寄存器级的测试都使用现有控制线。具体地,反转信号可以计时以通过移位寄存器存储单元和并行寄存器存储单元传播,并且监测输出的最终版本以表明反转信号通过传播所述电路。 | ||
申请公布号 | CN101297207B | 申请公布日期 | 2012.03.28 |
申请号 | CN200680039372.9 | 申请日期 | 2006.10.12 |
申请人 | NXP股份有限公司 | 发明人 | 汤姆·瓦叶尔斯 |
分类号 | G01R31/3185(2006.01)I | 主分类号 | G01R31/3185(2006.01)I |
代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
主权项 | 一种移位寄存器电路,用于存储用于测试集成电路核心的指令数据,所述移位寄存器电路包括多个级,所述多个级呈链状连接在一起,除了最后一级外,每一级的串行输出(so)与下一级的串行输入(si)相连,每个级包括:串行输入(si)和串行输出(so);并行输出(wir_output),包括移位寄存器电路的一个并行输出端;第一移位寄存器存储元件,用于存储从串行输入(si)接收到的信号,并以扫描链操作模式将所述信号提供给串行输出(so);以及第二并行寄存器存储元件,用于存储来自第一移位寄存器存储元件的信号,并以更新操作模式将所述信号提供给并行输出(wir_output),其中,所述级还包括反馈路径(40),用于以测试操作模式向第一移位寄存器存储元件提供并行输出(wir_output)的反转版本,其中,第一移位寄存器存储元件包括第一触发器(32),第二并行寄存器存储元件包括第二触发器(38)。 | ||
地址 | 荷兰艾恩德霍芬 |