发明名称 时钟同步电路
摘要 一种时钟同步电路包括时钟生成电路、相位误差检测电路和定时校正电路,所述时钟生成电路从本地振荡器的输出中生成用于对接收信号进行采样的采样时钟;所述相位误差检测电路寻找采样时钟的采样定时和理想采样定时之间的相位误差;所述定时校正电路寻找校正量来校正采样时钟的频率和理想采样定时的频率之间的频率误差以及采样时钟的每个采样定时的相位误差,并输出根据找到的校正量内插的采样值。
申请公布号 CN101159532B 申请公布日期 2012.03.21
申请号 CN200710161599.7 申请日期 2007.09.29
申请人 日本电气株式会社 发明人 足立贵宏
分类号 H04L7/00(2006.01)I;H04B7/00(2006.01)I 主分类号 H04L7/00(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 王怡
主权项 一种时钟同步电路,包括:时钟生成电路,所述时钟生成电路从本地振荡器的输出中生成用于对无线通信的接收信号进行采样的采样时钟;相位误差检测电路,所述相位误差检测电路寻找所述采样时钟的采样定时和理想采样定时之间的相位误差;以及定时校正电路,所述定时校正电路寻找校正量来校正所述采样时钟的频率和所述理想采样定时的频率之间的频率误差以及所述采样时钟的每个采样定时的相位误差,并输出根据找到的校正量内插的采样值,其中所述定时校正电路包括:存储单元,所述存储单元预先保留分别与所述校正量相关联的抽头系数;控制电路,所述控制电路寻找所述校正量并选择与所述校正量相关联的抽头系数;以及滤波器电路,所述滤波器电路通过对所述选择的抽头系数和在所述采样时钟的采样定时处获得的采样值执行卷积操作,来寻找所述内插的采样值,其中当所述找到的校正量大于所述采样时钟的周期时,所述控制电路输出用于无效根据所述校正量内插的采样值的使能信号。
地址 日本东京都