一种基于PCIE的视频拼接处理卡

摘要

本实用新型涉及一种基于PCIE的视频拼接处理卡，其中：FPGA分别与视频输入单元、输入视频处理单元、卡上存储管理单元、控制状态寄存器及DMA处理单元、PCIE协议编解码单元、输出视频处理单元、视频输出单元连接，所述PCIE协议编解码单元与控制状态寄存器及DMA处理单元连接，控制状态寄存器及DMA处理单元分别与卡上存储管理单元、输出视频处理单元、输入视频处理单元连接，输入视频处理单元与视频输入单元连接，输出视频处理单元与视频输出单元连接。本实用新型能够解决现有视频拼接处理设备低分辨率和图像清晰度不高的缺陷。

主权项

一种基于PCIE的视频拼接处理卡，其特征在于：FPGA分别与视频输入单元、输入视频处理单元、卡上存储管理单元、控制状态寄存器及DMA处理单元、PCIE协议编解码单元、输出视频处理单元、视频输出单元连接，用于实现视频输入单元、输入视频处理单元、卡上存储管理单元、控制状态寄存器及DMA处理单元、PCIE协议编解码单元、输出视频处理单元、视频输出单元的功能，所述PCIE协议编解码单元与控制状态寄存器及DMA处理单元连接，控制状态寄存器及DMA处理单元分别与卡上存储管理单元、输出视频处理单元、输入视频处理单元连接，输入视频处理单元与视频输入单元连接，输出视频处理单元与视频输出单元连接，其中：所述视频输入单元，用于采集视频信号中的有效屏幕数据；根据每种不同的输入视频格式建立一个查找表，查找表里包含每种格式的行前隙、行同步、行后隙、行起始像素、行终止像素、行总像素、场前隙、场同步、场后隙、场起始行、场终止行、场总行数、像素时钟数等参数值，此信息作为状态信息反馈给服务器进行协处理；所述输入视频处理单元，用于对采集后的有效屏幕数据进行处理，包括视频色度重采样、隔行转逐行、视频缩放、灰度亮度处理；所述卡上存储管理单元，用于输入视频和输出视频的存储调度管理，其存储器选择用96BIT的DDR3实现；所述控制状态寄存器及DMA处理单元，用于板卡各端口状态上传服务器、下传服务器的DMA指令调度高清实时数据非编码存储和播放；所述PCIE协议编解码单元，用于将所述视频帧、状态寄存器、控制器寄存器封装为相应的PCIE报文；所述输出视频处理单元，用于视频的后期处理；所述视频输出单元，用于根据所述控制寄存器子单元接收到的控制指令，通过查找表里包含每种格式的行前隙、行同步、行后隙、行起始像素、行终止像素、行总像素、场前隙、场同步、场后隙、场起始行、场终止行、场总行数、像素时钟数等参数值，重新生成一个新的屏幕数据输出。