发明名称 METHOD FOR FORMING JUNCTION OF VERTICAL CELL IN SEMICONDUCTOR DEVICE
摘要 <p>본 발명은 필라형 활성영역의 측벽 일부에 형성되는 접합의 도핑농도를 용이하게 제어할 수 있고, 접합의 깊이를 얕게 형성할 수 있고, 필라형 활성영역의 측벽 일부에 형성되는 접합 이외 영역으로 도펀트가 불필요하게 확산하는 것을 방지할 수 있는 반도체장치 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치 제조 방법은 본 발명의 반도체장치 제조 방법은 기판을 식각하여 트렌치에 의해 분리되는 활성영역을 형성하는 단계; 상기 활성영역의 측벽 일부를 노출시키는 오프닝을 갖는 절연막을 형성하는 단계; 상기 오프닝을 매립하는 매립막을 형성하는 단계; 상기 매립막을 포함한 전면에 확산제어막을 형성하는 단계; 및 상기 노출된 측벽 일부에 접합을 형성하는 단계를 포함하며, 상술한 본 발명은 오프닝이 형성된 절연막의 오프닝을 매립하는 언도우프드막을 형성하므로써 후속 확산제어막의 단차피복성을 향상시킬 수 있는 효과가 있다. 또한, 본 발명은 확산제어막을 적용하므로써 접합의 깊이를 얕게 제어할 수 있다.</p>
申请公布号 KR101116357(B1) 申请公布日期 2012.03.09
申请号 KR20100040901 申请日期 2010.04.30
申请人 发明人
分类号 H01L21/336;H01L29/78 主分类号 H01L21/336
代理机构 代理人
主权项
地址