| 摘要 |
<p>본 발명은 매립게이트를 구비한 반도체 장치의 제조방법에 관한 것으로, 셀영역과 페리영역을 갖는 기판 상에 절연막을 형성하는 단계; 페리오픈마스크를 사용하여 상기 절연막 상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 식각장벽으로 상기 절연막을 식각하는 1차 식각단계; 경사진 측벽 프로파일을 갖도록 상기 감광막패턴을 식각하는 2차 식각단계; 식각된 상기 감광막패턴 및 상기 절연막을 식각장벽으로 상기 기판을 리세스(recess)하는 3차 식각단계; 및 상기 셀영역에 비트라인을 형성함과 동시에 상기 페리영역에 페리게이트를 형성하는 단계를 포함하고 있으며, 상술한 본 발명에 따르면, 1차, 2차 및 3차 식각을 통해 셀영역과 리세스된 페리영역이 접하는 경계면이 경사진 프로파일을 가짐에 따라 비트라인 및 페리게이트를 동시에 형성하는 과정에서 셀영역과 리세스된 페리영역이 접하는 경계면에 잔류물이 발생하는 것을 방지할 수 있는 효과가 있다.</p> |
