发明名称 半导体器件
摘要 本发明的目的是,既能防止在最上层具有铜层的密封环的氧化及腐蚀,又能防止在切割时的电路形成区发生裂纹。在钝化膜(120)上形成直达层间绝缘膜(109)的开口部(123)。开口部(123)以包围密封环(110)的外侧的方式配置。也就是说,因为第2布线层(114)上表面完全被钝化膜(120)覆盖,所以第2布线层(114)的上表面未暴露于大气中。因而,能够防止因第2布线层的氧化、腐蚀而使密封环(110)对半导体器件的保护效果变差。并且,由于开口部(123)的存在,对切割区进行切割时的应力难以传递到电路形成区上的钝化膜(120)上,从而能够防止裂纹进入电路形成区。
申请公布号 CN101026120B 申请公布日期 2012.03.07
申请号 CN200710088174.8 申请日期 2003.04.15
申请人 三菱电机株式会社 发明人 富田和朗
分类号 H01L21/71(2006.01)I 主分类号 H01L21/71(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 浦柏明;刘宗杰
主权项 一种半导体装置的制造方法,其特征在于,具有如下工序:准备具有电路形成区和切割区的半导体衬底;在上述半导体衬底上形成第一层间绝缘膜;在上述第一层间绝缘膜内形成第一沟槽;在上述第一沟槽内埋入钨,形成钨接触;在上述第一层间绝缘膜和上述钨接触上形成第一刻蚀阻止层;在上述第一刻蚀阻止层上形成第二层间绝缘膜;在上述第二层间绝缘膜以及第一刻蚀阻止层内形成第二沟槽;在上述第二沟槽内利用电镀法淀积第一铜金属;在上述第二层间绝缘膜和淀积于上述第二沟槽内的上述第一铜金属上,形成第二刻蚀阻止层;在上述第二刻蚀阻止层上形成第三层间绝缘膜;在上述第三层间绝缘膜以及第二刻蚀阻止层内形成第三沟槽;在上述第三沟槽内利用电镀法淀积钨;在上述第三层间绝缘膜和上述钨上,形成第三刻蚀阻止层;在上述第三刻蚀阻止层上形成第四层间绝缘膜;在上述第三刻蚀阻止层以及上述第四层间绝缘膜内形成第四沟槽;通过在上述第四沟槽内利用电镀法淀积第二铜金属,从而形成包围上述电路形成区的密封环,该密封环由上述钨接触、淀积于上述第二沟槽内的上述第一铜金属、淀积于上述第三沟槽内的上述钨、和淀积于上述第四沟槽内的上述第二铜金属构成;在上述第四层间绝缘膜和淀积于上述第四沟槽内的上述第二铜金属上,形成铝金属膜;通过利用第一掩模对上述铝金属膜进行刻蚀,从而形成覆盖上述密封环的上表面的铝金属层;在上述第四层间绝缘膜和上述铝金属层上形成等离子体氮化膜;以及通过利用第二掩模对上述等离子体氮化膜进行刻蚀,从而在上述切割区与上述密封环之间设置贯通上述等离子体氮化膜的第一开口部,上述第二铜金属的宽度比上述铝金属层的宽度小。
地址 日本东京都