发明名称 |
集成电路、集成电路自测试方法和包括该集成电路的光盘设备 |
摘要 |
本发明公开了一种集成电路、一种该集成电路的自测试方法和一种包括该集成电路的光盘设备。该集成电路包括AD转换器和构造来测试该AD转换器的自测试电路。该自测试电路包括:时钟发生器,其产生用于使AD转换器能够对外部输入的外部正弦波信号进行AD转换的时钟;正弦波发生器,其产生数字形式的内部正弦波信号;减法器,其确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号;PLL装置,其使接收差分信号作为输入的锁相环可以控制内部正弦波信号的相位以使内部正弦波信号与外部正弦波信号同相;和平方根计算器,其计算差分信号的平方根来产生对应于AD转换器的诊断信号。 |
申请公布号 |
CN101119116B |
申请公布日期 |
2012.02.29 |
申请号 |
CN200710129663.3 |
申请日期 |
2007.08.01 |
申请人 |
株式会社东芝 |
发明人 |
山川秀之;立泽之康;森崇之;南乡隆裕 |
分类号 |
H03M1/10(2006.01)I;G11B7/00(2006.01)I;H03L7/08(2006.01)I |
主分类号 |
H03M1/10(2006.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
陈源;张天舒 |
主权项 |
一种集成电路,其包括:AD转换器;和自测试电路,测试所述AD转换器,其中所述自测试电路包括:时钟发生器,产生用于使所述AD转换器能够对外部输入的外部正弦波信号进行AD转换的时钟;正弦波发生器,产生数字形式的内部正弦波信号;减法器,确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号;PLL装置,使得接收差分信号作为输入的锁相环控制内部正弦波信号的相位,以使内部正弦波信号与外部正弦波信号同相;和平方根计算器,计算差分信号的平方根来产生对应于所述AD转换器的诊断信号。 |
地址 |
日本东京 |