使用流水线式寄存器的数据处理系统的功率降低及其方法

摘要

在数据运算逻辑单元(54)中，在MAC运算之后消除不需要的写回到地寄存器(82)来降低功率。由控制电路(89)监视提供到数据ALU(54)的一系列指令，对于一个结果具有相同目的地的两个或多个连续指令被检测时，该结果被写到流水线式寄存器(78)而不是写到在连续指令中命名的目的地寄存器(82)。因此，仅驱动到流水线式寄存器(78)的短的轻负荷总线，而不是驱动到目的寄存器(82)的较长的重负荷的总线。

主权项

1.一种数据处理系统(20)，具有一个流水线式运算逻辑单元(54)，该流水线式运算逻辑单元(54)，其特征在于：一个输入寄存器(71)；一个第一执行单元(76)，连接到输入寄存器(71)，用于执行第一算术运算，以便得到第一结果；一个流水线式寄存器(78)，连接到第一执行单元(76)，用于存储第一结果；一个累加器寄存器(83)，用于存储第三操作数；一个第二执行单元(80)，连接到流水线寄存器(78)和累加器寄存器(83)，用于执行第二算述运算，以便得到第二结果；和一个控制电路(89)，用于监视一系列指令，这些指令提供给流水线式运算逻辑单元(54)，当控制电路(89)检测对于第二结果要求相同目的地的系列指令的连续指令时，控制电路(89)使第二结果写入到流水线寄存器(78)。