发明名称 |
基板制造方法和电路板 |
摘要 |
基板制造方法和电路板。层叠步骤包括在第一步骤中形成的导电图案上层叠第二绝缘层、使除了所需区域以外的所层叠的第二绝缘层的表面粗糙化、和至少在第二绝缘层表面的所需区域上形成导电层的第二步骤,加工步骤包括去除所述区域的比在层叠步骤中得到的基板上的第二绝缘层高的部分的去除步骤,和露出所述区域中与第二绝缘层的下侧相邻的导电图案的一部分的露出步骤。 |
申请公布号 |
CN1747630B |
申请公布日期 |
2012.02.22 |
申请号 |
CN200510007362.4 |
申请日期 |
2005.02.04 |
申请人 |
富士通株式会社 |
发明人 |
小出正辉 |
分类号 |
H05K3/46(2006.01)I;H05K3/00(2006.01)I;H05K3/18(2006.01)I |
主分类号 |
H05K3/46(2006.01)I |
代理机构 |
北京三友知识产权代理有限公司 11127 |
代理人 |
李辉 |
主权项 |
一种基板制造方法,包括得到具有交替层叠的绝缘层和导电图案的多层基板的层叠步骤,和加工在所述层叠步骤得到的基板的加工步骤,其中所述层叠步骤包括:第一步骤,包括作为一次加工过程来形成第一绝缘层、将所形成的第一绝缘层的整个表面粗糙化和在第一绝缘层的粗糙化表面上形成所需的导电图案,或者进一步包括在所形成的导电图案上形成下一个第一绝缘层,从而多于一次地重复该加工过程,第二步骤,在所述第一步骤最后形成的导电图案上层叠第二绝缘层、使所层叠的第二绝缘层的除所需区域之外的表面粗糙化并至少在所述第二绝缘层表面的所述所需区域上形成导电层,和第三步骤,包括作为一次加工过程来在所述第二步骤形成的导电层上形成第三绝缘层、使形成的第三绝缘层的整个表面粗糙化和在第三绝缘层的粗糙化表面上形成所需的导电图案,或者进一步包括在所形成的导电图案上形成下一个第三绝缘层,从而多于一次地重复该加工过程,以及所述加工步骤包括:去除步骤,去除所述区域的比在所述层叠步骤得到的基板上的所述第二绝缘层高的部分,和露出步骤,露出所述区域中与所述第二绝缘层的下侧相邻的导电图案的一部分。 |
地址 |
日本神奈川县 |