| 主权项 |
1.一种利用矽控整流器之静电放电保护电路,耦接于一输入埠与一内部电路,用以对该输入埠之一静电放电至一接地端,该静电放电保护电路包括:一PNP双载子电晶体,包括一第一射极、一第一基极与一第一集极,其中该第一射极耦接至该输入埠与内部电路;一PNP双载子电晶体,包括一第二射极、一第二基极与一第二集极,其中该第一基极与该第二集极耦接,该第一集极与该第二基极耦接,该第二射极耦接至该接地端;一第一电阻,该第一电阻之第一端子耦接至该第一集极与第二基极,该第一电阻之第二端子耦接至该接地端;一金氧半电晶体,包括一源极、一汲极与一闸极,该汲极与该第一基极、第二集极耦接,该源极耦接至该接地端;以及一第二电阻,该第二电阻之第一端子耦接至该闸极,该第二电阻之第二端子耦接至该接地端。2.如申请专利范围第1项所述之静电放电保护电路,其中该金氧半电晶体之该汲极与闸极间具有一小讯号等效电容。3.如申请专利范围第2项所述之静电放电保护电路,其中当该静电输入时,该汲极电压经由该小讯号等效电容加至该闸极,使该金氧半电晶体导通。4.如申请专利范围第1项所述之静电放电保护电路,其中该第一电阻系用以维持该NPN双载子电晶体之正常导通。5.如申请专利范围第1项所述之静电放电保护电路,其中该第二电阻系用以维持该金氧半电晶体之正常导通。6.如申请专利范围第1项所述之静电放电保护电路,其中该第二电阻之电阻値大于10K。7.一种利用矽控整流器之静电放电保护电路结构,耦接于一输入埠与一内部电路,用以对该输入埠之一静电放电至一接地端,该静电放电保护电路包括:一P型基底;一N型井,位于该P型基底中;一第一P型扩散区,位于该N型井中,与一第一N型扩散区相邻并接至该输入埠与内部电路;一金氧半电晶体,该金氧半电晶体之汲极系一第二N 型扩散区,该金氧半电晶体之源极系一第三N型扩散区,该第二N型扩散区位于该P型基底表面与该N型井之接面处并靠近于该第一P型扩散区,该第三N型扩散区位于该N型井外侧之该P型基底表面,并耦接至该接地端;一第二P型扩散区,位于该P型基底表面,并耦接至该接地端;以及一第一电阻,该第一电阻之第一端子耦接至该金氧半电晶体之闸极,该第一电阻之第二端子耦接至该接地端。8.如申请专利范围第7项所述之静电放电保护电路结构,其中该第一P型扩散区、N型井与P型基底形成一寄生PNP双载子电晶体。9.如申请专利范围第7项所述之静电放电保护电路结构,其中该N型井、P型基底与第三N型扩散区形成一寄生NPN双载子电晶体。10.如申请专利范围第9项所述之静电放电保护电路结构,其中当该静电输入时,该第一P型扩散区至该第二N 型扩散区产生穿透效应,并导通该NPN双载子电晶体。11.如申请专利范围第7项所述之静电放电保护电路结构,其中该P型基底与第二P型扩散区等效成一第二电阻。12.如申请专利范围第7项所述之静电放电保护电路结构,其中该金氧半电晶体之该汲极与闸极间具有一小讯号等效电容。13.如申请专利范围第12项所述之静电放电保护电路结构,其中当该静电输入时,该小讯号等效电容将该汲极电压加至该闸极,使该金氧半电晶体导通。14.如申请专利范围第7项所述之静电放电保护电路结构,其中该第一电阻系用以维持该金氧半电晶体之正常导通。15.如申请专利范围第7项所述之静电放电保护电路结构,其中该第一电阻之电阻値大于10K。图式简单说明:第一图绘示乃传统利用矽控整流器之静电放电保护电路图;第二图绘示乃传统矽控整流器之剖面结构图;第三图绘示乃第二图中传统矽控整流器之等效电路图;第四图绘示依照本创作一较佳实施例的一种矽控整流器之剖面结构图;以及第五图绘示乃依照本创作第四图中矽控整流器之等效电路图。 |
