| 主权项 |
一种相变存储器芯片版图结构，其特征在于，所述相变存储器芯片版图包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区；所述第一版图区、第二版图区、第三版图区和第四版图区位于相变存储器芯片版图的中央；所述第一版图区与第二版图区相连，所述第二版图区与第三版图区相连，所述第二版图区与第四版图区相连，所述第三版图区与第四版图区相连；所述第五版图区覆盖版图中央、除第一版图区、第二版图区、第三版图区和第四版图区外的其他空白区域；第六版图区均匀分布在相变存储器芯片版图的四周和四角；所述第一版图区为锁相环版图区，所述锁相环版图区包括鉴频鉴相器、电荷泵、滤波器、压控振荡器和分频器；所述鉴频鉴相器采用数字电源与地，所述电荷泵、滤波器采用模拟电源与地，所述压控振荡器、分频器采用振荡电源与地；所述压控振荡器位于所述第一版图区的角落，同时也位于相变存储器芯片版图中央区的角落、远离第二版图区、第三版图区和第四版图区，并通过保护环与其它电路隔离；所述第二版图区为带隙基准源电路和电流驱动电路版图区；所述带隙基准源电路中的电阻具有较宽宽度，所述较宽宽度为2‑5倍于工艺所规定的最小宽度；并采用交叉匹配的版图技术减小电阻比值匹配误差；所述电流驱动电路版图区采用独立的电源与地，为存储单元读写操作提供所需的电流；所述第三版图区为逻辑控制电路版图区，所述逻辑控制电路为数字电路；所述第四版图区为存储阵列和译码器版图区；所述存储阵列由512bit存储单元构成；所述存储单元由开关管和存储节点构成，所述存储节点由相变存储材料制作，通过底电极与所述开关管的漏极相连；所述译码器版图区由行译码和列译码构成；所述第五版图区为电容版图区，所述电容版图区覆盖芯片中央区中除去第一至第四版图区的其它空白区域，它连接上述四组不同的电源与地，起到稳压作用；所述第六版图区为输入输出接口版图区，包括48个输入输出接口，均匀分布在所述相变存储器芯片版图的四周。 |
