三维半导体器件

摘要

一种三维(3D)半导体器件包括芯片的层叠，该芯片包括一个主芯片与一个或多个从芯片。从芯片的I/O连接部不需连接到母板上的通路，仅主芯片的电极焊盘可连接到所述通路。仅该主芯片可提供负载到所述通路。硅贯通孔(TSV)界面可配置在半导体器件的数据输入路径、数据输出路径、地址/命令路径、以及时钟路径上，其中在该半导体器件中相同类型的半导体芯片相层叠。

主权项

一种半导体存储芯片，包括：数据芯片焊盘；连接到该数据芯片焊盘的数据输入缓冲器；连接到该数据输入缓冲器从而锁存该数据输入缓冲器输出的数据的锁存器；以及存储单元阵列；其中，该数据输入缓冲器和锁存器为从该数据芯片焊盘到该存储单元阵列的第一数据写入路径的一部分，以及其中，该半导体存储芯片还包括基板贯通孔，该基板贯通孔电连接到该第一数据写入路径的电气节点以形成包括该第一数据写入路径一部分的第二数据写入路径，该第二数据写入路径从该数据芯片焊盘之外的芯片端子延伸到该存储单元阵列。