发明名称 | 一种基于多核多线程处理器的功能宏流水线实现方法 | ||
摘要 | 本发明公开了一种基于多核多线程处理器的功能宏流水线实现方法,将多个处理器划分成不同的族:接收族和发送族;在接收族和发送族的族内部,多个处理器采用并行结构;接收族负责报文的接收处理,接收族内部采用并行结构,多个线程并行的完成所有的包接收处理任务;发送族负责报文的发送处理,包括检查是否有新的数据包发送任务,读取新的发送任务后,要获取当前头指针的队列描述符信息,将数据包从描述符指定的SDRAM单元发送到指定的发送缓冲单元,维护队列头指针与接收族进行同步通信,发送族内部采用并行结构,多个线程并行的完成所有的包发送处理任务。 | ||
申请公布号 | CN102331923A | 申请公布日期 | 2012.01.25 |
申请号 | CN201110309287.2 | 申请日期 | 2011.10.13 |
申请人 | 西安电子科技大学 | 发明人 | 李康;赵庆贺;雷理;范勇;马佩军;史江义;郝跃 |
分类号 | G06F9/38(2006.01)I | 主分类号 | G06F9/38(2006.01)I |
代理机构 | 代理人 | ||
主权项 | 一种基于多核多线程处理器的功能宏流水线实现方法,其特征在于,将多个处理器划分成不同的族:接收族和发送族;在接收族和发送族的族内部,多个处理器采用并行结构;接收族负责报文的接收处理,接收族内部采用并行结构,多个线程并行的完成所有的包接收处理任务;发送族负责报文的发送处理,包括检查是否有新的数据包发送任务,读取新的发送任务后,要获取当前头指针的队列描述符信息,将数据包从描述符指定的SDRAM单元发送到指定的发送缓冲单元,维护队列头指针与接收族进行同步通信,发送族内部采用并行结构,多个线程并行的完成所有的包发送处理任务。 | ||
地址 | 710071 陕西省西安市太白南路2号 |