发明名称 |
CMOS晶体管及其制作方法 |
摘要 |
一种CMOS晶体管及其制作方法,其中CMOS晶体管,包括:半导体衬底,所述半导体衬底包含硅基底、位于硅基底上的氧化层和位于氧化层上的顶层硅;位于顶层硅上的第一半导体层;位于第一半导体层上的第二半导体层,其导电类型与第一半导体层相反;位于第一半导体层和第二半导体层且环绕第一半导体层和第二半导体层的栅介质层;位于栅介质层上的栅极;位于栅极两侧第一半导体层内的p型轻掺杂漏极;位于栅极两侧第二半导体层内的n型轻掺杂漏极;位于栅极两侧、p型源/漏极区域两侧及n型源/漏极区域两侧的侧墙;位于栅极和侧墙两侧第一半导体层内的p型源/漏极;位于栅极和侧墙两侧第二半导体层内的n型源/漏极。本发明提高了芯片面积的利用率和降低了生产成本。 |
申请公布号 |
CN101783323B |
申请公布日期 |
2012.01.25 |
申请号 |
CN200910045970.2 |
申请日期 |
2009.01.19 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
肖德元;季明华 |
分类号 |
H01L21/8238(2006.01)I;H01L21/28(2006.01)I;H01L27/092(2006.01)I;H01L29/41(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
李丽 |
主权项 |
一种CMOS晶体管的制作方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包含硅基底,位于硅基底上的氧化层和位于氧化层上的顶层硅的;在顶层硅上形成第一半导体层和第二半导体层,所述第二半导体层位于第一半导体层上,其中第一半导体层和第二半导体层的导电类型相反;在第二半导体层上形成第一光刻胶层,所述第一光刻胶层上具有p型源/漏极整体图形;以第一光刻胶层为掩膜,沿p型源/漏极整体图形刻蚀第二半导体层、第一半导体层和顶层硅至露出氧化层,定义p型源/漏极区域;去除第一光刻胶层后,在氧化层和第二半导体层上形成第二光刻胶层,定义出栅极图形;以第二光刻胶层为掩膜,沿栅极图形刻蚀去除p型源/漏极区域下方的顶层硅,形成通孔;去除第二光刻胶层后,在栅极图形区依次形成经过通孔环绕第一半导体层和第二半导体层的栅介质层和栅极;在第二半导体层、氧化层和栅极上形成第四光刻胶层,所述第四光刻胶层上具有n型源/漏极整体图形;以第四光刻胶层为掩膜,沿n型源/漏极整体图形刻蚀第二半导体层和部分厚度第一半导体层,定义n型源/漏极区域;去除第四光刻胶层后,在栅极两侧p型源/漏极区域的第一半导体层内形成p型轻掺杂漏极,在栅极两侧n型源/漏极区域的第二半导体层内形成n型轻掺杂漏极;在栅极两侧、p型源/漏极区域两侧及n型源/漏极区域两侧形成侧墙;在栅极及侧墙两侧p型源/漏极区域的第一半导体层内形成p型源/漏极,在栅极及侧墙两侧n型源/漏极区域的第二半导体层内形成n型源/漏极。 |
地址 |
201203 上海市浦东新区张江路18号 |