| 主权项 |
一种画像显示装置，系由：复数个画素配置成矩阵状的画像显示部；及为了和上述画素进行电压讯号的存取，而配置于上述画像显示部内的复数条讯号线；及控制上述讯号线的电压之驱动电路所构成；上述画素系以发光元件及控制上述发光元件的发光强度之画素电路所构成；其特征系具备：选择性地将复数个上述画素所分别具有的上述画素电路的内部电压产生至上述讯号线之画素电路电压检出手段，上述驱动电路具备加算上述讯号线的电压与对应于显示画像的讯号电压后，再度将电压输出至上述讯号线之电压加算手段，上述画素电路电压检出手段系以将上述发光元件与上述讯号线之间遮断的遮断状态，连接的连接状态，及以比上述连接状态还要充分高的电阻值来连接的电阻连接状态等3状态的电路所构成。如申请专利范围第1项之画像显示装置，其中上述画素电路电压检出手段系由：电阻器，及并联于该电阻器的开关电晶体所构成。如申请专利范围第1项之画像显示装置，其中上述画素电路系具备：对上述发光元件供给定电流之电流记忆电路。如申请专利范围第1项之画像显示装置，其中上述驱动电路系含：记忆上述讯号线的电压之取样电路，及加算上述所被记忆的电压与画像讯号的电压之加算电路。如申请专利范围第1项之画像显示装置，其中上述驱动电路系由：输出类比电压的驱动器IC，及连接于上述驱动器IC与上述讯号线之间的电容器所构成。如申请专利范围第1项之画像显示装置，其中上述发光元件为发光二极体元件。如申请专利范围第1项之画像显示装置，其中上述画素电路与上述画素电路电压检出手段系使用薄膜电晶体来构成。如申请专利范围第7项之画像显示装置，其中上述画素电路系以n通道或p通道薄膜电晶体的其中一方的通道薄膜电晶体来构成。一种画像显示装置，系由：复数个画素配置成矩阵状的画像显示部；及为了和上述画素进行电压讯号的存取，而配置于上述画像显示部内的复数条讯号线；及控制上述讯号线的类比电压之驱动电路所构成；上述画素为发光元件及控制上述发光元件的发光强度之画素电路所构成；其特征为：具有比上述讯号线还要高的电阻值的复数条电阻配线会与上述讯号线平行配置，在上述讯号线与上述电阻配线之间设有复数个第1开关手段，在上述电阻配线与上述画素电路之间设有复数个第2开关手段。如申请专利范围第9项之画像显示装置，其中上述驱动电路具备：加算上述讯号线的电压与对应于显示画像的讯号电压后，再度将电压输出至讯号线之电压加算手段。如申请专利范围第9项之画像显示装置，其中具备：控制上述第1及第2开关手段，而使上述讯号线与上述画素电路间的电阻值至少变化成2段阶之控制电路。如申请专利范围第9项之画像显示装置，其中上述讯号线与上述电阻配线系夹着絶縁膜而重叠设置。如申请专利范围第9项之画像显示装置，其中上述电阻配线为多晶矽薄膜电阻。如申请专利范围第9项之画像显示装置，其中上述发光元件为发光二极体元件。如申请专利范围第9项之画像显示装置，其中上述画素电路与上述第1及第2开关手段系使用薄膜电晶体来构成。如申请专利范围第15项之画像显示装置，其中上述画素电路系以n通道或p通道薄膜电晶体的其中一方的通道薄膜电晶体来构成。 |
