发明名称 封包检测电路及其方法
摘要 本发明公开一种封包检测电路及其方法,该电路包括一延迟相关函数计算电路,接收一输入信号并计算该输入信号的延迟相关函数,该延迟相关函数计算电路包括一平均值扣除电路,用于扣除该输入信号一段时间长度的平均值;一自相关函数计算电路,用于接收该输入信号,并计算该输入信号的自相关函数;一自相关函数直流偏移消除电路,用于计算一直流偏移值,并将该输入信号的自相关函数减去该直流偏移值;及一封包检测触发计算电路,根据该延迟相关函数计算电路与该自相关函数直流偏移消除电路的输出值计算一封包检测触发值。该电路能计算出直流偏移对延迟相关函数及自相关函数所产生的误差并将误差消除,并计算封包检测触发值以准确检测封包进入的时间。
申请公布号 CN101330347B 申请公布日期 2012.01.18
申请号 CN200710108486.0 申请日期 2007.06.19
申请人 安国国际科技股份有限公司 发明人 张琦栋;王淳恒;宋子文;陈毓麟
分类号 H04L1/00(2006.01)I;H04L25/06(2006.01)I 主分类号 H04L1/00(2006.01)I
代理机构 北京律诚同业知识产权代理有限公司 11006 代理人 梁挥;祁建国
主权项 1.一种封包检测电路,其特征在于,该电路包括:一延迟相关函数计算电路,接收一输入信号并计算该输入信号的延迟相关函数,该延迟相关函数计算电路包括一平均值扣除电路,用于扣除该输入信号一段时间长度的平均值,该输入信号的延迟相关函数为:<img file="FSB00000225705900011.GIF" wi="812" he="283" />其中R<sub>n+i</sub>=S<sub>n+i</sub>+P<sub>n+i</sub>,R<sub>n+D+i</sub>=S<sub>n+D+i</sub>+P<sub>n+D+i</sub>,而P<sub>n+i</sub>与P<sub>n+D+i</sub>为直流偏移的值,S<sub>n+i</sub>为该输入信号值,S<sub>n+D+i</sub>为延迟D+i个取样点之后的该输入信号值;一自相关函数计算电路,用于接收该输入信号,并计算该输入信号的自相关函数;一自相关函数直流偏移消除电路,用于计算一直流偏移值,并将该输入信号的自相关函数减去该直流偏移值,该自相关函数直流偏移消除电路的输出值为:<img file="FSB00000225705900012.GIF" wi="455" he="219" />其中R<sub>n+D</sub>=S<sub>n+D</sub>+P<sub>n+D</sub>,而S<sub>n+D</sub>为延迟D个之后的该输入信号值,P<sub>n+D</sub>为直流偏移的值;及一封包检测触发计算电路,根据该延迟相关函数计算电路与该自相关函数直流偏移消除电路的输出值计算一封包检测触发值。
地址 中国台湾台北市