用以设置元件于所选操作模式之方法、用以设置具有晶片选择输入及时脉输入之积体电路元件至所选操作模式之方法以及类比至数位转换器

主权项

一种用于将一个元件设置在一个所选的操作模式中之方法，该方法包括下列步骤：(a)初始化一个元件选择信号成为一个第一逻辑状态；(b)以一个第二逻辑状态发出该元件选择信号；以及(c)在一个第一使用者控制的时间窗之内使得该元件选择信号返回该第一逻辑状态以设置该元件于该所选的操作模式，其中步骤(c)进一步包括使该元件选择信号在一串列时脉输入信号之一第一预定转换之后，但在该串列时脉输入信号之一第二后续的预定转换之前返回该第一逻辑状态，该等第一及第二后续的预定转换二者发生在以该第二逻辑状态发出该元件选择信号之后，并且该第一使用者控制的时间窗系按照发生在该串列时脉输入信号之该等第一及第二后续的预定转换之间的时脉周期数目量测。根据申请专利范围第1项之方法，其中步骤(a)的初始化一个元件选择信号系更包括将该元件选择信号设置到一个闲置的逻辑状态中之步骤。根据申请专利范围第2项之方法，其中该闲置的逻辑状态系包括一个高的逻辑状态。根据申请专利范围第1项之方法，其中步骤(b)的发出该元件选择信号系更包括将该元件选择信号设置到一个有效的逻辑状态中之步骤。根据申请专利范围第4项之方法，其中该有效的逻辑状态系包括一个低的逻辑状态。根据申请专利范围第1项之方法，其中该所选的操作模式是一个降低的功率消耗操作模式，并且该时脉信号之该第一预定转换包括该发生在以一第二逻辑状态发出该元件选择信号之后的该时脉信号之第二下降边缘，并且该时脉信号之第二后续的预定转换系包括发生在该元件选择信号以第二逻辑状态的发出之后的该时脉信号的第十个下降边缘。根据申请专利范围第1项之方法，其中该元件系藉由以下之额外的步骤而被回复到正常的操作模式：(d)以该第二逻辑状态发出该元件选择信号；以及(e)在一个第二使用者控制的时间窗之内使得该元件选择信号返回该第一逻辑状态。根据申请专利范围第7项之方法，其中该第二使用者控制的时间窗系藉由该时脉信号的至少十个下降边缘来界定的。一种用于将一个具有一晶片选择(CS)输入以及一时脉(CLK)输入的积体电路元件设置到一个所选的操作模式中之方法，该方法系包括步骤有：(a)控制该元件的CS输入以将该CS输入设置到一个最初闲置的逻辑状态；(b)将该CS输入设置到一个有效的逻辑状态以选择该元件；以及(c)在一个藉由该CLK信号的转变所界定之第一使用者控制的时间窗之内，使得该CS输入返回该最初闲置的逻辑状态以设置该积体电路元件至该所选的操作模式，其中步骤(c)进一步包括使该CS输入信号在该CLK输入信号之一第一预定转换之后，但在该CLK输入信号之一第二后续的预定转换之前返回该最初闲置的逻辑状态，该等第一及第二后续的预定转换二者发生在以该有效的逻辑状态发出该CS输入信号之后，并且该第一使用者控制的时间窗系按照发生在该CLK输入信号之该等第一及第二后续的预定转换之间的时脉周期数目量测。根据申请专利范围第9项之方法，其中该最初闲置的逻辑状态是一个高的逻辑状态。根据申请专利范围第9项之方法，其中该有效的逻辑状态是一个逻辑低的状态。根据申请专利范围第9项之方法，其中该所选的操作模式是一个降低的功率消耗操作模式，并且该CLK输入信号之该第一预定转换系发生于CS被设置在一个有效的逻辑状态中之后的该CLK信号的第二个下降边缘，并且该CLK输入信号之该第二后续的预定转换系发生于CS是在该有效的逻辑状态中之该CLK信号的后续的第十个下降边缘。根据申请专利范围第9项之方法，其中该元件系藉由以下之额外的步骤而被回复到正常的操作模式：(d)将该CS输入设置到该有效的逻辑状态中以选择该元件；以及(e)在一个藉由该CLK信号的转变所界定之第二使用者控制的时间窗之内使得该CS输入返回该最初闲置的逻辑状态。根据申请专利范围第13项之方法，其中该第二使用者控制的时间窗系藉由该CLK信号的至少十个下降边缘所界定的。根据申请专利范围第1项之方法，其中该所选的操作模式系一菊链操作模式，该串列时脉输入信号之该第一预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十个下降边缘，并且该串列时脉输入信号的该第二后续的预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十三个下降边缘。根据申请专利范围第1项之方法，其中该元件系一与其他积体电路元件互连之积体电路元件，使得一在前的积体电路元件之一信号输出系耦接至一后续的积体电路元件之一信号输入，并且该等积体电路元件分享共同的元件选择及序列时脉输入信号，该所选的操作模式系一菊链操作模式，该串列时脉输入信号之该第一预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十个下降边缘，以及该串列时脉输入信号的该第二后续的预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十三个下降边缘。根据申请专利范围第1项之方法，其中该所选的操作模式系一对应至一参考电压之完全的输入电压范围，并且该串列时脉输入信号之该第一预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十一个下降边缘，并且该串列时脉输入信号的该第二后续的预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十二个下降边缘。根据申请专利范围第1项之方法，其中该所选的操作模式系一对应于一两倍参考电压之完全的输入电压范围，并且该串列时脉输入信号之该第一预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十二个下降边缘，并且该串列时脉输入信号的该第二后续的预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的该第十三个下降边缘。一种类比至数位转换器，其具有对应至该类比输入信号的一数位表示的一类比输入信号及一数位输出信号，该类比至数位转换器包括：一转换子系统，其转换该类比输入信号至该数位输出信号；控制电路系统，其耦接至一元件选择及一串列时脉输入信号，该控制电路系统包括：用以侦测该元件选择信号被初始化至一第一逻辑状态，进入一第二逻辑状态，及返回至该第一逻辑状态的装置；用以回应侦测到该元件选择信号在一第一使用者控制之时间窗内返回至该第一逻辑状态以设置该类比至数位转换器至一所选的操作模式之装置，该第一使用者控制之时间窗发生在进入该第二逻辑状态之后并且按照发生于该串列时脉输入信号之一第一预定转换及一第二后续的预定转换之间的时脉周期数目量测。根据申请专利范围第19项之类比至数位转换器，其中该转换子系统进一步包括：一耦接至该类比输入信号的追踪与保持电路；以及一耦接至该追踪与保持电路的连续逼近ADC。根据申请专利范围第19项之类比至数位转换器，进一步包括：一耦接至该转换子系统及该串列时脉输入信号的资料多工器；以及一耦接至该资料多工器的串列资料输出。根据申请专利范围第19项之类比至数位转换器，进一步包括：一范围程式化子系统，其中该所选的操作模式系自复数个完全的输入电压范围中选择该类比至数位转换器之一完全的输入电压范围。根据申请专利范围第22项之类比至数位转换器，其中该所选的操作模式系一对应至一参考电压的完全的输入电压范围，并且该串列时脉输入信号之一第一预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十一个下降边缘，并且该串列时脉输入信号的该第二后续的预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十二个下降边缘。根据申请专利范围第22项之类比至数位转换器，其中该所选的操作模式系一对应至一两倍参考电压的完全的输入电压范围，并且该串列时脉输入信号之一第一预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十二个下降边，并且该串列时脉输入信号的该第二后续的预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十三个下降边缘。根据申请专利范围第19项之类比至数位转换器，其中该类比至数位转换器系囊封在一与其他类似的积体电路元件互连的积体电路元件，使得一在前的积体电路元件的一信号输出系耦接至一后续的积体电路元件的一信号输入，并且该积体电路元件分享共同的元件选择及序列时脉输入信号，该所选的操作模式系一菊链操作模式，该串列时脉输入信号之该第一预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十个下降边缘，并且该串列时脉输入信号的该第二后续的预定转换包括该发生在以该第二逻辑状态发出该元件选择信号之后的该串列时脉输入信号的第十三个下降边缘。根据申请专利范围第25项之类比至数位转换器，其中该控制电路系统进一步包括在该串列时脉输入信号的第十个及第十三个下降边缘之间侦测到该元件选择信号自该第二逻辑状态转换至该第一逻辑状态而用以改变该所选的操作模式自该菊链操作模式至正常的操作模式之装置。根据申请专利范围第19项之类比至数位转换器，其中该第一逻辑状态系一闲置的逻辑状态。根据申请专利范围第27项之类比至数位转换器，其中该闲置的逻辑状态包括一HIGH逻辑状态。根据申请专利范围第19项之类比至数位转换器，其中该第二逻辑状态系一有效的逻辑状态。根据申请专利范围第29项之类比至数位转换器，其中该有效的逻辑状态包括一LOW逻辑状态。根据申请专利范围第19项之类比至数位转换器，其中该所选的操作模式系一降低的功率消耗操作模式，并且该时脉信号的该第一预定转换包括发生在以一第二逻辑状态发出该元件选择信号之后的该时脉信号的该第二下降边缘，并且该时脉信号的该第二后续的预定转换包括发生在以该第二逻辑状态发出该元件选择信号之后的该时脉信号的该第十个下降边缘。根据申请专利范围第19项之类比至数位转换器，其中该元件系藉由下列步骤回复至正常的操作模式：以该第二逻辑状态发出该元件选择信号；并且在一第二使用者控制之时间窗内使该元件选择信号返回至该第一逻辑状态，其中该第二使用者控制之时间窗系由该时脉信号的至少十个下降边缘界定。