发明名称 半导体器件及其制造方法
摘要 本申请公开了一种半导体器件及其制造方法,该器件包括:SOI衬底;半导体鳍片,形成于SOI衬底上,鳍片包括立于SOI衬底表面相对的第一侧面和第二侧面,第二侧面相对于第一侧面的中间位置具有凹槽,凹槽背离第一侧面开口;沟道区,形成于鳍片上第一侧面与第二侧面的凹槽之间;源区和漏区,形成于鳍片上沟道区的两侧;栅堆叠,与鳍片的第一侧面邻接形成在SOI衬底上;其中,栅堆叠包括:第一栅介质层,背离第一侧面且与沟道区邻接形成;第一导体层,背离第一侧面且与第一栅介质层邻接形成;第二栅介质层,背离第一侧面且与第一导体层的侧面邻接形成;第二导体层,背离第一侧面与第二栅介质层的侧面邻接形成。本发明的实施例适用于FinFET的制造。
申请公布号 CN102315265A 申请公布日期 2012.01.11
申请号 CN201010223470.6 申请日期 2010.06.30
申请人 中国科学院微电子研究所 发明人 朱慧珑;骆志炯;尹海洲
分类号 H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L29/08(2006.01)I;H01L29/10(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 王波波
主权项 一种半导体器件,包括:SOI衬底;半导体鳍片,形成于所述SOI衬底上,所述鳍片包括立于所述SOI衬底表面相对的第一侧面和第二侧面,所述第二侧面相对于第一侧面的中间位置具有凹槽,所述凹槽背离所述第一侧面开口;沟道区,形成于所述鳍片上第一侧面与第二侧面的凹槽之间;源区和漏区,形成于所述鳍片上所述沟道区的两侧;栅堆叠,与所述鳍片的第一侧面邻接形成在所述SOI衬底上;其中,所述栅堆叠包括:第一栅介质层,背离所述第一侧面且与所述沟道区邻接形成;第一导体层,背离所述第一侧面且与所述第一栅介质层邻接形成;第二栅介质层,背离所述第一侧面且与所述第一导体层的侧面邻接形成;第二导体层,背离所述第一侧面与所述第二栅介质层的侧面邻接形成。
地址 100029 北京市朝阳区北土城西路3号