发明名称 | 一种AES的SoC密码芯片 | ||
摘要 | 本实用新型公开了一种AES的SoC密码芯片,逻辑控制模块与嵌入式微处理器接口相连,用于实现总线和接口控制;嵌入式微处理器与嵌入式ROM储存器相连一体,与嵌入式微处理器一起工作,为AES算法的IP核提供运算处理功能;嵌入式SRAM储存器通过AES算法的IP核与嵌入式微处理器相连,利用AES算法完成加解密功能及密钥的扩展、分配,嵌入式SRAM储存器提供数据存储区及内部寄存器区功能;数字锁相环与AES算法的IP核相连,实现时序的倍频转换;本实用新型的优点是采用AES算法的IP核为主,选用高级加密标准AES算法完成加解密功能及密钥的扩展和分配,对输入数据完成加解密功能;相对于目前仍以单一的密码算法芯片、密钥管理芯片等为主的密码芯片来说,功能更完整。 | ||
申请公布号 | CN202111715U | 申请公布日期 | 2012.01.11 |
申请号 | CN201120204947.6 | 申请日期 | 2011.06.17 |
申请人 | 无锡职业技术学院 | 发明人 | 王欣;肖颖;吴伟;高琪琪 |
分类号 | H04L9/08(2006.01)I | 主分类号 | H04L9/08(2006.01)I |
代理机构 | 代理人 | ||
主权项 | 一种AES的SoC密码芯片,由AES算法的IP核、嵌入式微处理器、嵌入式SRAM储存器、数字锁相环、嵌入式ROM储存器、逻辑控制模块组成;其特征在于:逻辑控制模块与嵌入式微处理器接口相连,嵌入式微处理器与嵌入式ROM储存器相连一体,嵌入式SRAM储存器通过AES算法的IP核与嵌入式微处理器相连,数字锁相环与AES算法的IP核相连。 | ||
地址 | 214121 江苏省无锡市高浪西路1600号 |