| 主权项 |
一种双倍资料传输率II之同步动态随机存取记忆体(DDRII SDRAM)与双倍资料传输率III之同步动态随机存取记忆体(DDRIII SDRAM)之共用模组，适用于一电脑系统且操作在一第一模式或一第二模式，包括：一第一汇流排，用以传送复数信号；一终端电路卡，具有复数终端电阻；一第一插槽，配置在该共用模组上，且耦接该第一汇流排；以及一第二插槽，配置在该共用模组上，且耦接该第一汇流排，；其中，在该第一模式下，该DDRII SDRAM安装在该第一插槽上且该终端电路卡安装在该第二插槽上；以及其中，在该第二模式下，该DDRII SDRAM自该第一插槽移除，该终端电路卡自该第二插槽移除，且DDRIII SDRAM安装在该第二插槽上。如申请专利范围第1项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，更包括一第三插槽，配置在该共用模组上，用以安装该电脑系统之一主控制器，其中，该主控制器提供该等信号至该第一汇流排。如申请专利范围第2项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，更包括一晶片组，耦接该主控制器，用以将该等信号转送至该第一汇流排。如申请专利范围第1项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，其中，该等信号包括复数资料信号、复数位址信号、以及复数控制信号，且该等终端电阻包括复数第一终端电阻与复数第二终端电阻，该等第一终端电阻与该等位址信号相匹配，该等第二终端电阻与该等控制信号相匹配。如申请专利范围第1项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，其中，该等终端电阻对应该第一汇流排。一种双倍资料传输率II之同步动态随机存取记忆体(DDRII SDRAM)与双倍资料传输率III之同步动态随机存取记忆体(DDRIII SDRAM)之共用模组，适用于一电脑系统，包括：一第一汇流排，用以传送复数信号；一第一插槽，配置在该共用模组上，且耦接该第一汇流排，用以在一第一模式下安装该DDRII SDRAM；一第二插槽，配置在该共用模组上，且耦接该第一汇流排，用以在一第二模式下安装该DDRIII SDRAM；复数终端电阻；以及复数开关，对应耦接该等终端电阻与该第一汇流排之间；其中，于该第一模式时，该等开关导通，将该等终端电阻对应耦接至该第一汇流排；其中，于该第二模式时，该等开关关闭；其中，在该第一模式下，该DDRII SDRAM安装在该第一插槽上且该DDRIII SDRAM非安装在该第二插槽；以及其中，在该第二模式下，该DDRII SDRAM自该第一插槽移除，且DDRIII SDRAM安装在该第二插槽上。如申请专利范围第6项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，更包括一第三插槽，配置在该共用模组上，用以安装该电脑系统之一主控制器，其中，该主控制器提供该等信号至该第一汇流排。如申请专利范围第7项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，更包括一晶片组，耦接该主控制器，用以将该等信号转送至该第一汇流排。如申请专利范围第6项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，其中，该等信号包括复数资料信号、复数位址信号、以及复数控制信号，且复数终端电阻包括复数第一终端电阻复数第二终端电阻，该等第一终端电阻与该等位址信号相匹配，该等第二终端电阻与该等控制信号相匹配。一种双倍资料传输率II之同步动态随机存取记忆体(DDRII SDRAM)与双倍资料传输率III之同步动态随机存取记忆体(DDRIII SDRAM)之共用模组，适用于一电脑系统且操作在一第一模式或一第二模式，包括：一第一汇流排，用以传送复数信号；一第一插槽，配置在该共用模组上，且耦接该第一汇流排，用以在该第一模式下安装该DDRII SDRAM；一第二插槽，配置在该共用模组上，且耦接该第一汇流排，用以在该第二模式下安装该DDRIII SDRAM；以及复数终端电阻，对应耦接该第一汇流排；其中，每一该终端电阻介于0欧姆至100欧姆之间；其中，在该第一模式下，该DDRII SDRAM安装在该第一插槽上且该DDRIII SDRAM非安装在该第二插槽；以及其中，在该第二模式下，该DDRII SDRAM自该第一插槽移除，且DDRIII SDRAM安装在该第二插槽上。如申请专利范围第10项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，更包括一第三插槽，配置在该共用模组上，用以安装该电脑系统之一主控制器配置，其中，该主控制器提供该等信号至该第一汇流排。如申请专利范围第11项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，更包括一晶片组，耦接该主控制器，用以将该等信号转送至该第一汇流排。如申请专利范围第10项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，其中，该等信号包括复数资料信号、复数位址信号、以及复数控制信号，且复数终端电阻包括复数第一终端电阻复数第二终端电阻，该等第一终端电阻耦合该等位址信号，该等第二终端电阻耦合该等控制信号。如申请专利范围第10项所述之DDRII SDRAM与DDRIII SDRAM之共用模组，其中，每一该终端电阻介于10欧姆至100欧姆之间。 |
