发明名称 CIRCUIT BISTABLE EN LOGIQUE CML
摘要 <p>L'invention concerne un circuit à source commune comprenant deux branches en parallèle entre une borne (21) d'application d'un potentiel (Vdd) et une source de courant (29), chaque branche comportant : une association en série d'une résistance (22 , 22 ) et d'un transistor (24 , 24 ) dont le point milieu définit une borne de sortie (OUTM, OUTP) de la branche ; un premier interrupteur (12 , 12 ) reliant une borne d'entrée (INP, INM) de la branche à une borne de commande du transistor (24 , 24 ) ; et un étage commandable d'amplification d'une information représentant le niveau présent sur la borne de sortie de la branche opposée.</p>
申请公布号 FR2961978(A1) 申请公布日期 2011.12.30
申请号 FR20100055092 申请日期 2010.06.25
申请人 STMICROELECTRONICS SA;STMICROELECTRONICS PVT. LTD. 发明人 SINGH PRATAP NARAYAN;LE TUAL STEPHANE
分类号 H03K19/00 主分类号 H03K19/00
代理机构 代理人
主权项
地址