采用键合线作为振荡器电感的频率自校正锁相环

摘要

本发明公开了一种采用键合线作为压控振荡器电感的具有频率自校正功能的电荷泵锁相环，该锁相环采用键合线作为电感电容谐振腔型压控振荡器的电感，具有低功耗、低噪声、芯片面积小的优点；压控振荡器的控制电压输入端和压控振荡器的电容阵列之间连接频率自校正环路，实现谐振频率自校正功能，消除了键合线造成的谐振频率不准的问题；压控振荡器的控制电压输入端连接环路滤波器，该环路滤波器采用宽带环路滤波器和窄带环路滤波器进行带宽动态切换，在不影响锁相环相位噪声和杂散性能的情况下，加快了谐振频率自校正的速度。

主权项

一种采用键合线作为振荡器电感的频率自校正锁相环，其特征在于，所述锁相环包括：压控振荡器，所述压控振荡器为电感电容谐振腔振荡器，所述压控振荡器采用键合线作为电感，用于降低压控振荡器的功耗和噪声，所述压控振荡器的控制电压输入端和压控振荡器的电容阵列之间连接频率自校正环路，用于对所述压控振荡器的谐振频率进行自校正；环路滤波器，所述环路滤波器的输出端连接所述压控振荡器的控制电压输入端，所述环路滤波器采用宽带环路滤波器和窄带环路滤波器进行带宽动态切换，带宽控制字从环路滤波器的带宽控制端输入，在锁相环正常工作时，所述环路滤波器的带宽设为窄带模式，在锁相环频率自校正过程中，所述环路滤波器的带宽设为宽带模式；缓冲器，所述缓冲器的输入端连接所述压控振荡器的输出端，所述缓冲器的输出端为锁相环的输出端；调制器，接收分频比控制字；分频器，所述缓冲器的输出端和所述调制器的输出端分别连接所述分频器的两个输入端；鉴频鉴相器，所述分频器的输出端和锁相环参考频率源分别连接所述鉴频鉴相器的两个输入端；电荷泵，所述电荷泵的输入端连接所述鉴频鉴相器的输出端，所述电荷泵的输出端连接所述环路滤波器的输入端；所述压控振荡器具体包括：两个PMOS管，两个PMOS管的源极接在电源正电压上，第一PMOS管的栅极与第二PMOS管的漏极相连，第二PMOS管的栅极与第一PMOS管的漏极相连；四个NMOS管，第一NMOS管的栅极与第二NMOS管的漏极相连，第二NMOS管的栅极与第一NMOS管的漏极相连，第一NMOS管的漏极与第一PMOS管的漏极相连，第二NMOS管的漏极与第二PMOS管的漏极相连，第一NMOS管的源极和第二NMOS管的源极相连后与第三NMOS管的漏极相连，第三NMOS管的栅极与第四NMOS管的栅极相连，第三NMOS管的源极和第四NMOS管的源极接地，第四NMOS管的栅极和漏极相连；四个焊盘，两个输出焊盘和两个封装焊盘，第一输出焊盘连接在所述压控振荡器的反相输出端，第二输出焊盘连接在所述压控振荡器的同相输出端，两个封装焊盘在压控振荡器封装时相连；两根键合线，第一键合线连接第一输出焊盘和第一封装焊盘，第二键合线连接第二输出焊盘和第二封装焊盘；电容阵列，连接压控振荡器的同相输出端和反相输出端，电容阵列的控制端接收所述频率自校正环路输出的电容控制字来控制总电容值的大小，从而实现压控振荡器的谐振频率的自校正；两个压控可变电容，第一压控可变电容连接压控振荡器的反相输出端和控制电压输入端，第二压控可变电容连接压控振荡器的同相输出端和控制电压输入端；所述频率自校正环路具体包括：两个迟滞比较器，第一迟滞比较器的反相输入端和第二迟滞比较器的同相输入端接收压控振荡器的控制电压，第一迟滞比较器的同相输入端和第二迟滞比较器的反相输入端连接基准电压；逻辑电路，所述逻辑电路的输入端连接两个迟滞比较器的输出端，逻辑电路的输出端连接压控振荡器的电容阵列的控制端；所述压控振荡器的控制电压输出至两个迟滞比较器，分别与两个基准电压作比较，比较的结果通过逻辑电路转换成电容控制字来控制所述压控振荡器的电容阵列，增大或减小电容阵列的电容值，直到压控振荡器的谐振频率自校正完毕；所述环路滤波器具体包括：宽带环路滤波器、窄带环路滤波器和两个数据通路选择器，带宽控制字从两个数据通路选择器的带宽控制端输入，第一数据通路选择器有一个输入端和两个输出端，第一数据通路选择器的输入端连接所述电荷泵的输出端，第一数据通路选择器的一个输出端连接所述宽带环路滤波器的输入端，第一数据通路选择器的另一个输出端连接所述窄带环路滤波器的输入端，第二数据通路选择器有两个输入端和一个输出端，第二数据通路选择器的一个输入端连接所述宽带环路滤波器的输出端，第二数据通路选择器的另一个输入端连接所述窄带环路滤波器的输出端，第二数据通路选择器的输出端连接所述压控振荡器的控制电压输入端。