非易失性半导体存储器

摘要

本发明提供一种非易失性半导体存储器，在对存储器单元阵列(100)中的多个非易失性存储器单元同时写入时，该多个非易失性存储器单元的位线通过列地址信号连接于M根(M为2以上的整数)数据线(DIO1～DIOm)。并且，在每一根数据线设有N个(N为1以上的整数)开关(SW1～SWn)和控制该N个开关的开关控制电路(103)，由M个开关控制电路控制M×N个开关，按存储器单元改变施加于多个存储器单元的位线的漏极电压的电压电平或漏极电压的施加期间。

主权项

一种非易失性半导体存储器，能通过多根位线对多个非易失性存储器单元同时写入，该非易失性半导体存储器具有：M根数据线，根据列地址信号连接于所述多根位线，其根数少于所述位线的根数，其中M为2以上的整数；漏极电压生成电路，生成所述多个非易失性存储器单元各自的漏极电压源的电压；漏极电压供给线，连接所述漏极电压生成电路的输出；和M个开关电路及M个开关控制电路，介于所述M根数据线和所述漏极电压供给线之间，所述M个开关电路各自具有N个开关，其中N为1以上的整数，所述M×N个开关各自具有第1端子和第2端子，该第1端子共同连接于所述M根数据线之中的对应的1根数据线，该第2端子共同连接于所述漏极电压供给线，所述漏极电压供给线经由所述M×N个开关连接于所述M根数据线，由所述M个开关控制电路控制所述M×N个开关。