集成电路结构

摘要

本发明揭示一种集成电路结构，该结构包括：一半导体基底；一阱区，位于半导体基底上方，具有一第一导电型；一含金属层，位于阱区上方，其中含金属层与阱区构成一肖特基势垒(Schottky barrier)；一隔离区，围绕含金属层；以及一深阱区，位于含金属层下方，具有相反于第一导电型的一第二导电型。深阱区至少有一部分与一部分的含金属层呈垂直重叠。深阱区经由阱区而与隔离区及含金属层呈垂直隔开。本发明可以改进击穿电压、降低漏电流，以及可调整击穿电压。

主权项

一种集成电路结构，包括：一半导体基底；一阱区，位于该半导体基底上方，具有一第一导电型；一含金属层，位于该阱区上方，其中该含金属层与该阱区构成一肖特基势垒；一隔离区，围绕该含金属层；以及一深阱区，位于该含金属层下方，具有相反于该第一导电型的一第二导电型，其中该深阱区至少有一部分与整个该含金属层呈垂直重叠，其中该深阱区经由该阱区而与该隔离区及该含金属层呈垂直隔开，该深阱区与该含金属层电气隔离，且其中该深阱区的上表面位于该阱区内，而该深阱区的下表面与该半导体基底接触，且该深阱区具有高于该半导体基底与该阱区的一杂质浓度。