发明名称 |
NAND型非易失性存储器的数据擦除方法 |
摘要 |
本发明的目的在于提供不使用P阱或N阱等衬底端子,而放出对非易失性存储元件的电荷存储层注入的电荷的方法,作为NAND型非易失性存储器的数据擦除方法。在NAND型非易失性存储器的数据擦除方法中,通过对位线和源线施加第一电位,对第一非易失性存储元件的控制栅极施加第二电位,而且对第二非易失性存储元件的控制栅极施加与第二电位不同的第三电位,而放出存储在第一非易失性存储元件的电荷存储层中的电荷。 |
申请公布号 |
CN101047028B |
申请公布日期 |
2011.11.30 |
申请号 |
CN200710089633.4 |
申请日期 |
2007.03.21 |
申请人 |
株式会社半导体能源研究所 |
发明人 |
纳光明;三宅博之;宫崎彩;山崎舜平 |
分类号 |
G11C16/02(2006.01)I;G11C16/14(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
G11C16/02(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
张鑫 |
主权项 |
一种NAND型非易失性存储器的数据擦除方法,该NAND型非易失性存储器包括:位线、源线、具有串联连接的第一和第二非易失性存储元件的NAND型单元、以及选择晶体管,其中,所述第一和第二非易失性存储元件各自包括:半导体膜、形成在所述半导体膜上且和所述半导体膜之间夹有隧道绝缘膜的电荷存储层、以及形成在所述电荷存储层上且和所述电荷存储层之间夹有绝缘膜的控制栅极;所述NAND型单元的一个端子通过所述选择晶体管连接于所述位线;以及所述NAND型单元的另一个端子连接于所述源线,所述方法具有如下步骤:通过对所述位线和所述源线施加第一电位,对所述第一非易失性存储元件的所述控制栅极施加第二电位,并对所述第二非易失性存储元件的所述控制栅极施加与所述第二电位不同的第三电位,而放出存储在所述第一非易失性存储元件的所述电荷存储层中的电荷。 |
地址 |
日本神奈川县 |