发明名称 |
形成交替排列的P型和N型半导体薄层的方法 |
摘要 |
本发明公开了一种形成交替排列的P型和N型半导体薄层的方法,在衬底硅片上生长一层外延层;在所述外延层上形成沟槽;采用硅源气体、氢气、卤化物气体和掺杂气体的混合气体在所述沟槽内进行反型硅外延生长,填充该沟槽;进行硅外延生长时,在沟槽底部侧壁的生长速率大于沟槽顶部侧壁的生长速率,且使沟槽底部的掺杂浓度高于沟槽内其余部位的掺杂浓度。本发明能使沟槽底部以下的外延层被耗尽,提高器件的击穿电压。适用于超级结MOS器件。 |
申请公布号 |
CN102254796A |
申请公布日期 |
2011.11.23 |
申请号 |
CN201010180113.6 |
申请日期 |
2010.05.20 |
申请人 |
上海华虹NEC电子有限公司 |
发明人 |
刘继全;肖胜安 |
分类号 |
H01L21/18(2006.01)I;H01L21/205(2006.01)I |
主分类号 |
H01L21/18(2006.01)I |
代理机构 |
上海浦一知识产权代理有限公司 31211 |
代理人 |
戴广志 |
主权项 |
一种形成交替排列的P型和N型半导体薄层的方法,其特征在于,包括如下步骤:步骤一,在衬底硅片上生长一层N型外延层;步骤二,在所述N型外延层上形成沟槽;步骤三,采用硅源气体、氢气、卤化物气体和掺杂气体的混合气体在所述沟槽内进行P型硅外延生长,填充该沟槽;进行P型硅外延生长时,在沟槽底部侧壁的生长速率大于沟槽顶部侧壁的生长速率,且使沟槽底部的掺杂浓度高于沟槽内其余部位的掺杂浓度。 |
地址 |
201206 上海市浦东新区川桥路1188号 |