发明名称 | 制造超结半导体器件的方法 | ||
摘要 | 根据本发明的制造超结半导体器件的方法包括以下步骤:在重掺杂n型半导体衬底上外延生长交替导电型层,交替导电型层包括n型半导体区域和p型半导体区域,两者都在与半导体衬底主面垂直的方向上延伸,n型半导体区域和p型半导体区域在与半导体衬底主面平行的方向上交替重复排列,使得n型半导体区域和p型半导体区域彼此邻接;在n型半导体区域的表面部分形成具有预定深度的第一沟槽;在第一沟槽的内表面上形成n型薄层;以及隔着介于栅电极和n型薄层之间的栅绝缘膜在被n型薄层包围的空间埋入栅电极。根据本发明的制造方法,可防止在交替导电型层中的第一导电型区域和用于形成沟槽栅极的第二沟槽之间产生相互位置偏离。 | ||
申请公布号 | CN102254827A | 申请公布日期 | 2011.11.23 |
申请号 | CN201110143919.2 | 申请日期 | 2011.05.19 |
申请人 | 富士电机株式会社 | 发明人 | 岛藤贵行 |
分类号 | H01L21/336(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 张鑫 |
主权项 | 一种制造超结半导体器件的方法,其特征在于,所述方法包括下述步骤:在重掺杂的第一导电型半导体衬底上外延生长交替导电型层,所述交替导电型层包括第一导电型的第一半导体区域和第二导电型的第二半导体区域,所述第一和第二半导体区域与所述半导体衬底的主面垂直地延伸,所述第一和第二半导体区域在与所述半导体衬底的主面平行的方向上交替重复地排列,使得所述第一和第二半导体区域彼此邻接;在所述第一半导体区域的表面部形成具有预定深度的第一沟槽;在所述第一沟槽的内表面上形成第一导电型薄层,以用于形成被所述第一导电型薄层包围的第二沟槽;以及在所述第二沟槽中隔着栅氧化膜埋入栅电极,所述栅氧化膜介于所述栅电极和所述第二沟槽之间。 | ||
地址 | 日本神奈川县 |