半导体存储器件中的数据线布局及其形成方法

摘要

在一个方面，提供包括数据块的半导体器件，该数据块包括M条标号为{0，1，2，...n，n+1，...，m-1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1，以及分别位于数据块的相对侧上的第一解码器区和第二解码器区。M条数据线中的第一数据线组从数据块延伸到第一解码器区，并且M条数据线中的第二数据线组从数据块延伸到第二解码器区。第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m-1，m}中的奇数编号的数据线，以及第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m-1，m}中的偶数编号的数据线。

主权项

一种半导体器件，包括：数据块，包括M条标号为{0，1，2，...n，n+1，...，m‑1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1；分别位于数据块的相对侧上的第一解码器区和第二解码器区；其中M条数据线中的第一数据线组从数据块延伸到第一解码器区，其中M条数据线中的第二数据线组从数据块延伸到第二解码器区，其中第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m‑1，m}中的奇数编号的数据线，其中第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m‑1，m}中的偶数编号的数据线，其中m＝2n+1，其中数据线(0，1，2，...，n)中的偶数编号的数据线的长度顺序地减小，并且数据线(n+1，...，m‑1，m)中的奇数编号的数据线的长度顺序地增大，以及其中数据线(0，1，2，...，n)中的奇数编号的数据线的长度顺序地增大，并且数据线(n+1，...，m‑1，m)中的偶数编号的数据线的长度顺序地减小。