选择性Zigzag电源屏蔽开关管面积及最小空闲时间优化

摘要

本发明属于集成电路设计领域，具体涉及集成电路低功耗设计中的选择性Zigzag电源屏蔽优化算法。现有的电源屏蔽技术的开关管面积开销很大，本发明提出一种针对双阈值电路的选择性Zigzag电源屏蔽的优化算法。首先选择性的关断处于低阈值决定态的逻辑门，从而减少需要关闭的门的数量。又由于相同面积的上下开关管的等效电阻不同，对上下开关管的面积进行最优分配，使总的面积开销最小。提出一种针对Zigzag电源屏蔽的精确的最小空闲时间的计算方法，证明了使用本发明的优化算法也可以使最小空闲时间减小。与给每个门分配一个开关管的选择性Zigzag电源屏蔽方法相比，开关管面积开销减小了84％，最小空闲时间减小了35％。本发明可以广泛应用于低功耗的电路中，对电路的设计有重要的指导意义。

主权项

选择性Zigzag电源屏蔽开关管面积及最小空闲时间优化算法，其特征在于对于双阈值CMOS电路，输入休眠向量使得处于高阈值和非决定态的逻辑门的漏电流最小，选择性的使用Zigzag电源屏蔽技术关断处于低阈值和决定态的逻辑门，减小需要关闭的门的个数。再对上开关管和下开关管的面积进行最优分配使得总的面积开销最小。提出了Zigzag电源屏蔽的最小空闲时间的计算方法。在面积减小的同时，最小空闲时间得到减小。