发明名称 |
一种大容量DRAM芯片存储阵列结构 |
摘要 |
本实用新型旨在提供一种大容量DRAM芯片存储阵列结构,以实现芯片扩容时,尽可能减小封装体积。该DRAM芯片存储结构包括多个存储单元阵列以及相应的行译码器电路、列译码器电路和总控制电路;每个存储单元阵列沿位线方向分为上、下两组存储单元阵列模块,其中,下存储单元阵列模块的行模块数量为上存储单元阵列模块的行模块数量的一半;所述列译码器电路主要设置于上、下两组存储单元阵列模块之间。通过对DRAM芯片中存储单元阵列的构成及摆放的改进,并辅以对总控制电路和行、列译码器电路的改进,简单并且有效的解决了大容量DRAM芯片面积受封装限制的问题。 |
申请公布号 |
CN202042191U |
申请公布日期 |
2011.11.16 |
申请号 |
CN201120086615.2 |
申请日期 |
2011.03.29 |
申请人 |
山东华芯半导体有限公司 |
发明人 |
亚历山大;段会福 |
分类号 |
G11C5/02(2006.01)I;G11C11/413(2006.01)I |
主分类号 |
G11C5/02(2006.01)I |
代理机构 |
西安智邦专利商标代理有限公司 61211 |
代理人 |
徐平 |
主权项 |
一种大容量DRAM芯片存储阵列结构,包括多个存储单元阵列以及相应的行译码器电路、列译码器电路和总控制电路;其特征在于:每个存储单元阵列沿位线方向分为上、下两组存储单元阵列模块,其中,下存储单元阵列模块的行模块数量为上存储单元阵列模块的行模块数量的一半;所述列译码器电路主要设置于上、下两组存储单元阵列模块之间。 |
地址 |
250101 山东省济南市高新区新泺大街1768号齐鲁软件大厦B座二层 |