| 摘要 |
<p>본 발명의 샐리사이드 공정을 이용한 반도체 소자의 제조방법은, 제1 영역 및 제2 영역으로 구분된 반도체 기판 위에 절연막 및 반도체층을 형성하는 단계; 반도체층 위에 스페이서 패터닝(spacer patterning)을 진행하여 절연막 패턴 및 반도체층 패턴을 포함하는 게이트 스택을 형성하는 단계; 제1 영역의 반도체 기판 상에 제1 도전형의 불순물을 주입하는 단계; 제1 영역에 형성된 게이트 스택의 반도체층 패턴을 제1 금속실리사이드막으로 변환하는 단계; 제2 영역의 반도체 기판 상에 제2 도전형의 불순물을 주입하는 단계; 및 제2 영역에 형성된 게이트 스택의 반도체층 패턴을 제2 금속실리사이드막으로 변환하는 단계를 포함한다.</p> |
